- 您现在的位置：买卖IC网 > PDF目录69323 > RPIXP2850BB (INTEL CORP) 32-BIT, 1400 MHz, RISC PROCESSOR, PBGA1356 PDF资料下载
参数资料
| 型号： | RPIXP2850BB |
| 厂商： | INTEL CORP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 1400 MHz, RISC PROCESSOR, PBGA1356 |
| 封装： | 37.50 X 37.50 MM, 1 MM PITCH, FCBGA-1356 |
| 文件页数： | 63/130页 |
| 文件大小： | 1782K |
| 代理商： | RPIXP2850BB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页当前第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页
Intel IXP2800 and IXP2850 Network Processors
Signal Description
38
Datasheet
3.2.6
GPIO Signals
GPIO are general-purpose I/O signals. They can be used for slow speed, software-controlled I/O
such as LEDs and input switches. They are also three-stated during reset to bring configuration
information into the network processor; the information is latched at the deassertion of
CLK_NRESET. The GPIO signals use LVTTL signaling levels – see Table 11.
3.2.7
Serial Port Signals
The serial port is an RS-232 compatible UART used for debug and diagnostics. See Table 12 for
the serial port signals.
3.2.8
Clock and Reset Signals
All Clock and Reset signals, except for CLK_REF_CLK_H and CLK_REF_CLK_L, use LVTTL
signaling levels. Table 13 lists the clock and reset signals.
Table 11. GPIO Signals
Signal Name
I/O
Description
Number
GPIO(0)
GPIO(1)
GPIO(2)
GPIO(3)
GPIO(4)
GPIO(5)
GPIO(6)
GPIO(7)
I/O
General Purpose I/O.
8
Total
8
Table 12. Serial Port Signals
Signal Name
I/O
Description
Number
SR_RX
I
Receive data into the UART.
1
SR_TX
O
Transmit data from the UART.
1
Total
2
Table 13. Clock Signals (Sheet 1 of 2)
Signal Name
I/O
Description
Number
CLK_REF_CLK_H
CLK_REF_CLK_L
I
PLL Clock Reference (LVDS). The CLK_REF_CLK input
pair does not have active on-die termination. This input pair
must be terminated on the PCB with a 100-ohm resistor
between the CLK_REF_CLK_H and CLK_REF_CLK_L
pins.
2
CLK_PHASE_REF
O
Reference clock phase delay output. In test mode, this
output pin determines the REF_CLK_LVDS input buffer
delay. In normal operation, this pin outputs the
programmed DRAM_N clock frequency from the on-board
PLL divided by 2, which is then used as the reference clock
for the Direct Rambus Clock Generator (DRCG).
1
CLK_STOP
I
PLL Stop Test Mode. Tie to logical 0 in normal operation.
1
相关PDF资料 |
PDF描述 |
|---|---|
| RPM-075PTT86 | PHOTO TRANSISTOR DETECTOR |
| RS5C316B-E2 | 0 TIMER(S), REAL TIME CLOCK, PDSO8 |
| RS5C317B-E1 | 0 TIMER(S), REAL TIME CLOCK, PDSO14 |
| RS5C317B-E2 | 0 TIMER(S), REAL TIME CLOCK, PDSO14 |
| RS5C321A-E1 | 0 TIMER(S), REAL TIME CLOCK, PDSO8 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| RPIXP2855AA | 制造商:Intel 功能描述: |
| RPIXP2855AB SLA7V | 制造商:Intel 功能描述: |
| RPIXP2855ACR | 制造商:Intel 功能描述: |
| RPIXP2855AD S LA7S | 制造商:Intel 功能描述:DEVICE CON IXP2855AD 1.50G PBG |
| RPIXP2855AD 888562 | 制造商:Intel 功能描述:CPU - Central Processing Units IXP2855 Network Proc 1.5GHz FCPGA2-1356 |
发布紧急采购，3分钟左右您将得到回复。