- 您现在的位置：买卖IC网 > PDF目录69323 > RPIXP2850BB (INTEL CORP) 32-BIT, 1400 MHz, RISC PROCESSOR, PBGA1356 PDF资料下载
参数资料
| 型号： | RPIXP2850BB |
| 厂商： | INTEL CORP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 1400 MHz, RISC PROCESSOR, PBGA1356 |
| 封装： | 37.50 X 37.50 MM, 1 MM PITCH, FCBGA-1356 |
| 文件页数： | 9/130页 |
| 文件大小： | 1782K |
| 代理商： | RPIXP2850BB |
第1页第2页第3页第4页第5页第6页第7页第8页当前第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页
Intel IXP2800 and IXP2850 Network Processors
Electrical Specifications
106
Datasheet
Figure 14 shows the timing goals for the IXP2800/IXP2850 QDRII interface. All timing references
are the rising edges of C and C# or K and K#, for receiver and transmitter, respectively.
Note:
The system designer must ensure that the design implementation meets the SRAM
K-clock-to-C-clock timing relationship, as specified in the SRAM datasheet. This may require
additional trace routing on the baseboard to the C_0/1 clock, to ensure that it always lags the
Kclock.
Table 42. QDR Signal Timing
QDRII
Frequency
233 MHz
200 MHz
167 MHz
133 MHz
MIN
MAX
MIN
MAX
MIN
MAX
MIN
MAX
Input Timing
Setup Time1 , 2 (ns)
1. Not tested. Guaranteed by simulations
2. The specified setup time is negative, which means that the data can arrive at the pins up to the specified time after the rising
edge of the clock as shown in Figure 14.
-0.70
-0.77
-0.97
-1.27
Hold Time (ns)1
1.45
1.73
2.03
2.43
Output Timing
Output Valid (ns)1
-0.65
-0.9
-1.10
-1.37
Output Hold (ns) 1
0.65
0.9
1.10
1.37
K_0/1 to Output Skew at
C4 Bump1 , 3 (ns)
3. The C4 Bump is the connection point of the silicon die to the package. This parameter specifies the skew between K0 and K1
clock and Write Data, Address, and Write/Read Port Select output signals, but does not include the mismatch introduced by
the package substrate routing.
-0.19
0.19
-0.20
0.20
-0.22
0.22
-0.23
0.23
K_0/1 to Output Skew at
Package Ball 1 , 4 (ns)
4. This parameter specifies the skew between K0 and K1 clock and Write Data, Address, and Write/Read Port Select output
signals, including the mismatch introduced in the package substrate routing.
-0.28
0.28
-0.29
0.29
-0.31
0.31
-0.32
0.32
Table 43. QDR Clock Skew (Sheet 1 of 2)
Description1, 2
166 MHz
200 MHz
233 MHz
Min
Max
Min
Max
Min
Max
K Rise to K# Rise 3
2.78 ns
3.22 ns
2.30 ns
2.70 ns
1.81 ns
2.19 ns
K# Rise to K Rise 3
2.78 ns
3.22 ns
2.30 ns
2.70 ns
1.81 ns
2.19 ns
C Rise to C# Rise 3
2.78 ns
3.22 ns
2.30 ns
2.70 ns
1.81 ns
2.19 ns
C# Rise to C Rise 3
2.78 ns
3.22 ns
2.30 ns
2.70 ns
1.81 ns
2.19 ns
K_m Rise to K_n Rise 3
-0.18 ns
0.18 ns
-0.15 ns
0.15 ns
-0.14 ns
0.14 ns
K_m# Rise to K_n# Rise 3
-0.18 ns
0.18 ns
-0.15 ns
0.15 ns
-0.14 ns
0.14 ns
C_m Rise to C_n Rise 3
-0.18 ns
0.18 ns
-0.15 ns
0.15 ns
-0.14 ns
0.14 ns
相关PDF资料 |
PDF描述 |
|---|---|
| RPM-075PTT86 | PHOTO TRANSISTOR DETECTOR |
| RS5C316B-E2 | 0 TIMER(S), REAL TIME CLOCK, PDSO8 |
| RS5C317B-E1 | 0 TIMER(S), REAL TIME CLOCK, PDSO14 |
| RS5C317B-E2 | 0 TIMER(S), REAL TIME CLOCK, PDSO14 |
| RS5C321A-E1 | 0 TIMER(S), REAL TIME CLOCK, PDSO8 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| RPIXP2855AA | 制造商:Intel 功能描述: |
| RPIXP2855AB SLA7V | 制造商:Intel 功能描述: |
| RPIXP2855ACR | 制造商:Intel 功能描述: |
| RPIXP2855AD S LA7S | 制造商:Intel 功能描述:DEVICE CON IXP2855AD 1.50G PBG |
| RPIXP2855AD 888562 | 制造商:Intel 功能描述:CPU - Central Processing Units IXP2855 Network Proc 1.5GHz FCPGA2-1356 |
发布紧急采购，3分钟左右您将得到回复。