- 您现在的位置：买卖IC网 > PDF目录69323 > RPIXP2850BB (INTEL CORP) 32-BIT, 1400 MHz, RISC PROCESSOR, PBGA1356 PDF资料下载
参数资料
| 型号： | RPIXP2850BB |
| 厂商： | INTEL CORP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 1400 MHz, RISC PROCESSOR, PBGA1356 |
| 封装： | 37.50 X 37.50 MM, 1 MM PITCH, FCBGA-1356 |
| 文件页数： | 59/130页 |
| 文件大小： | 1782K |
| 代理商： | RPIXP2850BB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页当前第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页
Intel IXP2800 and IXP2850 Network Processors
Signal Description
34
Datasheet
3.2.4
PCI
The PCI Bus can be used to interface to industry standard I/O devices, or to a Host processor;
see Table 9 for a list of signals. PCI signaling levels are defined in PCI Local Bus Specification,
Version 2.2*.
FC_RXCDAT_H(0)
FC_RXCDAT_H(1)
FC_RXCDAT_H(2)
FC_RXCDAT_H(3)
FC_RXCDAT_L(0)
FC_RXCDAT_L(1)
FC_RXCDAT_L(2)
FC_RXCDAT_L(3)
I
LVDS
TSTAT[1:0]
RXCDAT[3:0]
Flow Control Ingress Data – CSIX.
Transmit Status – SPI-4.
Note: When used in LVDS TSTAT mode,
only FC_RXCDAT_H/_L[1:0] are used.
FC_RXCDAT_H/_L[3:2] are unused.2
8
FC_RXCSOF_H,
FC_RXCSOF_L
I
LVDS
RXCSOF
Flow Control Ingress Start of Frame.2
2
FC_RXCPAR_H,
FC_RXCPAR_L
I
LVDS
RXCPAR
Flow Control Ingress Parity. If not used,
then this differential pair should be set to a
logical 0 (FC_RXCPAR_H = 0 and
FC_RXCPAR_L = 1). This is required for
the dynamic training to function properly.2
2
FC_RXCFC_H,
FC_RXCFC_L
O
LVDS
RXCFC
Flow Control Ingress FIFO Full.
2
FC_ZQ(1)
FC_ZQ(2)
I/O
Impedance Match. The ZQ1 and ZQ2 pins
should be connected together through a
100-ohm resistor.
2
VREFLO
I
Reference Voltage.
2
VREFHI
I
Reference Voltage.
2
FC_PREEMP
I
LVTTL
Impedance Match. In normal operation,
should be tied to logical 0.
1
Total
43
1. SPI-4 can use LVDS Status channel in place of LVTTL pins defined in Table 5. LVDS pins are enabled by MSF_RX_Control[RSTAT_Select] and
MSF_TX_Control[TSTAT_Select].
2. Floating and unused LVDS inputs should be terminated, as specified in Section 3.3.
Table 8.
MSF Flow Control Signals (Sheet 2 of 2)
Signal Name
I/O
Type
SPI-4 Use1
(Note 1)
CSIX Use
Description
Number
相关PDF资料 |
PDF描述 |
|---|---|
| RPM-075PTT86 | PHOTO TRANSISTOR DETECTOR |
| RS5C316B-E2 | 0 TIMER(S), REAL TIME CLOCK, PDSO8 |
| RS5C317B-E1 | 0 TIMER(S), REAL TIME CLOCK, PDSO14 |
| RS5C317B-E2 | 0 TIMER(S), REAL TIME CLOCK, PDSO14 |
| RS5C321A-E1 | 0 TIMER(S), REAL TIME CLOCK, PDSO8 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| RPIXP2855AA | 制造商:Intel 功能描述: |
| RPIXP2855AB SLA7V | 制造商:Intel 功能描述: |
| RPIXP2855ACR | 制造商:Intel 功能描述: |
| RPIXP2855AD S LA7S | 制造商:Intel 功能描述:DEVICE CON IXP2855AD 1.50G PBG |
| RPIXP2855AD 888562 | 制造商:Intel 功能描述:CPU - Central Processing Units IXP2855 Network Proc 1.5GHz FCPGA2-1356 |
发布紧急采购，3分钟左右您将得到回复。