- 您现在的位置：买卖IC网 > PDF目录16077 > IPR-SDRAM/DDR2 (Altera)IP DDR2 SDRAM CONTROLLER RENEW PDF资料下载
参数资料
| 型号： | IPR-SDRAM/DDR2 |
| 厂商： | Altera |
| 文件页数： | 31/106页 |
| 文件大小： | 0K |
| 描述： | IP DDR2 SDRAM CONTROLLER RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | DDR2 SDRAM 控制器 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页当前第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页
Chapter 2: Getting Started
MegaWizard Plug-In Manager Design Flow
Verilog HDL IP Functional Simulations
For Verilog HDL simulations with IP functional simulation models, follow these
steps:
1. Create a directory in the < project directory > testbench directory.
2. Launch your simulation tool inside this directory and create the following
libraries.:
2–21
■
■
■
■
■
altera_mf_ver
lpm_ver
sgate_ver
< device name > _ver
auk_ddr_user_lib
3. Compile the files in Table 2–4 into the appropriate library.
Table 2–4. Files to Compile—Verilog HDL IP Functional Simulation Models
Library
altera_mf_ver
lpm_ver
sgate_ver
< device name > _ver
auk_ddr_user_lib
Filename
< QUARTUS ROOTDIR > /eda/sim_lib/altera_mf.v
< QUARTUS ROOTDIR > /eda/sim_lib/220model.v
< QUARTUS ROOTDIR > /eda/sim_lib/sgate.v
< QUARTUS ROOTDIR > /eda/sim_lib/< device name >_atoms.v
< project directory > / < variation name > _auk_ddr_dqs_group.v
< project directory > / < variation name > _auk_ddr_clk_gen.v
< project directory > / < variation name > _auk_ddr_datapath.v
< project directory > / < variation name > .vo
< MegaCore install directory > /lib/example_lfsr8.v
< project directory > / < variation name > _example_driver.v
< project directory > /ddr_pll_ < device name > .v
< project directory > /ddr_pll_fb_ < device name > .v (1)
< project directory > / < variation name > _auk_ddr_dll.v (2)
< project directory > / < project name > .v
< project directory > /testbench/ < testbench name > .v
(1) Fed-back clock mode only.
(2) Stratix series only.
4. Set the Tcl variable gRTL_DELAYS to 1, which tells the testbench to model the
extra delays in the system necessary for RTL simulation.
5. Configure your simulator to use transport delays, a timestep of picoseconds and to
include the sgate_ver , lpm_ver , altera_mf_ver , and < device name > _ver libraries.
Verilog HDL Gate-Level Simulations
For Verilog HDL simulations with gate-level models, follow these steps:
1. Create a directory in the < project directory > testbench directory.
? March 2009
Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| GEM31DTBN-S189 | CONN EDGECARD 62POS R/A .156 SLD |
| GEM31DTBH-S189 | CONN EDGECARD 62POS R/A .156 SLD |
| GEM31DTBD-S189 | CONN EDGECARD 62POS R/A .156 SLD |
| GEM31DTAN-S189 | CONN EDGECARD 62POS R/A .156 SLD |
| 10YXJ2200M10X20 | CAP ALUM 2200UF 10V 20% RADIAL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-RSENC | 功能描述:开发软件 Reed-Solomon Encoder MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SLITE2 | 功能描述:开发软件 SerialLite II MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SRAM/QDRII | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SSIP | 功能描述:开发软件 Crypto Bundle BU Solution RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-TRIETHERNET | 功能描述:开发软件 Triple Speed Ethernt MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。