参数资料
| 型号： | W631GG6KB-12 |
| 厂商： | Winbond Electronics |
| 文件页数： | 104/159页 |
| 文件大小： | 0K |
| 描述： | IC DDR3 SDRAM 1GBIT 96WBGA |
| 标准包装： | 200 |
| 格式 - 存储器： | RAM |
| 存储器类型： | DDR3 SDRAM |
| 存储容量： | 1G（64M x 16） |
| 速度： | 800MHz |
| 接口： | 并联 |
| 电源电压： | 1.425 V ~ 1.575 V |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 96-TFBGA |
| 供应商设备封装： | 96-WBGA（9x13） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页当前第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页
W631GG6KB
Table 20 – Allowed time before ringback (t DVAC ) for CK - CK# and DQS - DQS#
DDR3-1333/1600
DDR3-1866
Slew Rate
[V/nS]
t DVAC [pS]
@ V IH/LDIFF(AC) =
350mV
t DVAC [pS]
@ V IH/LDIFF(AC) =
300mV
t DVAC [pS]
@ V IH/LDIFF(AC) =
300mV
t DVAC [pS]
@ V IH/LDIFF(AC) =
(CK - CK#) only
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
> 4.0
4.0
3.0
2.0
1.8
1.6
1.4
1.2
1.0
< 1.0
75
57
50
38
34
29
Note
Note
Note
Note
-
-
-
-
-
-
-
-
-
-
175
170
167
119
102
81
54
19
Note
Note
-
-
-
-
-
-
-
-
-
134
134
112
67
52
33
9
Note
Note
Note
-
-
-
-
-
-
-
-
-
-
139
139
118
77
63
45
23
Note
Note
Note
-
-
-
-
-
-
-
-
-
-
Note:
Rising input differential signal shall become equal to or greater than V IHDIFF(AC) level and Falling input differential signal shall
become equal to or less than V ILDIFF(AC) level.
10.6.4 Single-ended requirements for differential signals
Each individual component of a differential signal (CK, DQSL, DQSU, CK#, DQSL#, DQSU#) has also
to comply with certain requirements for single-ended signals.
CK and CK# have to approximately reach V SEH min / V SEL max (approximately equal to the AC-levels
(V IH.CA(AC) / V IL.CA(AC) ) for ADD/CMD signals) in every half-cycle.
DQSL, DQSU, DQSL#, DQSU# have to reach V SEH min / V SEL max (approximately the AC-levels
(V IH.DQ(AC) / V IL.DQ(AC) ) for DQ signals) in every half-cycle preceding and following a valid transition.
Note that the applicable ac- levels for ADD/CMD and DQ‘s might be differ ent per speed-bin etc. E.g., if
V IH.CA(AC150) /V IL.CA(AC150) is used for ADD/CMD signals, then these AC-levels apply also for the
single-ended signals CK and CK#.
Table 21 – Single-ended levels for CK, DQSL, DQSU, CK#, DQSL# o r DQSU#
PARAMETER
SYM.
DDR3-1333, DDR3-1600 & DDR3-1866
MIN. MAX.
UNIT
NOTES
Single-ended high level for strobes
Single-ended high level for CK, CK#
Single-ended low level for strobes
Single-ended low level for CK, CK#
V SEH
V SEL
(V DD /2) + 0.175
(V DD /2) + 0.175
Note 3
Note 3
Note 3
Note 3
(V DD /2) - 0.175
(V DD /2) - 0.175
V
V
V
V
1, 2
1, 2
1, 2
1, 2
Notes:
1. For CK, CK# use V IH.CA(AC) / V IL..CA(AC) of ADD/CMD; for strobes (DQSL, DQSL#, DQSU, DQSU#) use V IH.DQ(AC) /
V IL.DQ(AC) of DQs.
2. V IH.DQ(AC) / V IL.DQ(AC) for DQs is based on V REFDQ ; V IH.CA(AC) / V IL.CA(AC) for ADD/CMD is based on V REFCA ; if a
reduced AC-high or AC-low level is used for a signal group, then the reduced level applies also here.
3. These values are not defined; however, the single-ended signals CK, CK#, DQSL, DQSL#, DQSU, DQSU# need to be within
the respective limits (V IH(DC) max, V IL(DC)min ) for single-ended signals as well as the limitations for overshoot and
undershoot. Refer to section 10.12 “ Overshoot and Undershoot Specifications ” on page 121.
Publication Release Date: Dec. 09, 2013
Revision A05
- 104 -
相关PDF资料 |
PDF描述 |
|---|---|
| AMC20DRAS-S734 | CONN EDGECARD 40POS .100 R/A PCB |
| FMC12DREI-S13 | CONN EDGECARD 24POS .100 EXTEND |
| EPF6024AQC240-2N | IC FLEX 6000 FPGA 24K 240-PQFP |
| EPF6024AQC240-2 | IC FLEX 6000 FPGA 24K 240-PQFP |
| EPF10K10QC208-3 | IC FLEX 10K FPGA 10K 208-PQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| W631GG6KB-15 | 功能描述:IC DDR3 SDRAM 1GBIT 96WBGA RoHS:是 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:2,500 系列:- 格式 - 存储器:EEPROMs - 串行 存储器类型:EEPROM 存储容量:1K (128 x 8) 速度:100kHz 接口:UNI/O?（单线） 电源电压:1.8 V ~ 5.5 V 工作温度:-40°C ~ 85°C 封装/外壳:8-TSSOP，8-MSOP（0.118"，3.00mm 宽） 供应商设备封装:8-MSOP 包装:带卷 (TR) |
| W631GG8KB-11 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W631GG8KB-12 | 制造商:Winbond Electronics Corp 功能描述:DRAM Chip DDR3 SDRAM 1G-Bit 128Mx8 1.5V 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W631GG8KB-15 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W632 | 制造商:LUMINIS 制造商全称:LUMINIS 功能描述:Wall mount |
发布紧急采购，3分钟左右您将得到回复。