参数资料
| 型号： | W631GG6KB-12 |
| 厂商： | Winbond Electronics |
| 文件页数： | 89/159页 |
| 文件大小： | 0K |
| 描述： | IC DDR3 SDRAM 1GBIT 96WBGA |
| 标准包装： | 200 |
| 格式 - 存储器： | RAM |
| 存储器类型： | DDR3 SDRAM |
| 存储容量： | 1G（64M x 16） |
| 速度： | 800MHz |
| 接口： | 并联 |
| 电源电压： | 1.425 V ~ 1.575 V |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 96-TFBGA |
| 供应商设备封装： | 96-WBGA（9x13） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页当前第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页
W631GG6KB
8.19.4.1 Synchronous to Asynchronous ODT Mode Transitions
Table 13 – ODT timing parameters for Power Down (with DLL frozen) entry and exit transition period
Description
ODT to R TT turn-
on delay
ODT to R TT turn-
off delay
Min.
min{ ODTLon * t CK(avg) + t AON min; t AONPD min }
min{ (WL - 2) * t CK(avg) + t AON min; t AONPD min }
min{ ODTLoff * t CK(avg) +t AOF min; t AOFPD min }
min{ (WL - 2) * t CK(avg) +t AOF min; t AOFPD min }
Max.
max{ ODTLon * t CK(avg) + t AON max; t AONPD max }
max{ (WL - 2) * t CK(avg) + t AON max; t AONPD max }
max{ ODTLoff * t CK(avg) + t AOF max; t AOFPD max }
max{ (WL - 2) * t CK(avg) + t AOF max; t AOFPD max }
t ANPD
WL -1
8.19.4.2 Synchronous to Asynchronous ODT Mode Transition during Power-Down Entry
If DLL is selected to be frozen in Precharge Power Down Mode by the setting of bit A12 in MR0 to ―0‖,
there is a transition period around power down entry, where the DDR3 SDRAM may show either
synchronous or asynchronous ODT behavior.
The transition period is defined by the parameters t ANPD and t CPDED (min). t ANPD is equal to (WL -1)
and is counted backwards in time from the clock cycle where CKE is first registered low. t CPDED (min)
starts with the clock cycle where CKE is first registered low. The transition period begins with the
starting point of t ANPD and terminates at the end point of t CPDED (min), as shown in Figure 83. If there
is a Refresh command in progress while CKE goes low, then the transition period ends at the later one
of t RFC (min) after the Refresh command and the end point of t CPDED (min), as shown in Figure 84.
Please note that the actual starting point at t ANPD is excluded from the transition period, and the actual
end points at t CPDED (min) and t RFC (min), respectively, are included in the transition period.
ODT assertion during the transition period may result in an R TT change as early as the smaller of
t AONPD min and (ODTLon*t CK(avg) + t AON min) and as late as the larger of t AONPD max and (ODTLon*
t CK(avg) + t AON max). ODT de-assertion during the transition period may result in an R TT change as
early as the smaller of t AOFPD min and (ODTLoff* t CK(avg) + t AOF min) and as late as the larger of
t AOFPD max and (ODTLoff* t CK(avg) + t AOF max). See Table 13.
Note that, if AL has a large value, the range where R TT is uncertain becomes quite large. Figure 83
shows the three different cases: ODT_A, synchronous behavior before t ANPD ; ODT_B has a state
change during the transition period; ODT_C shows a state change after the transition period.
Publication Release Date: Dec. 09, 2013
Revision A05
- 89 -
相关PDF资料 |
PDF描述 |
|---|---|
| AMC20DRAS-S734 | CONN EDGECARD 40POS .100 R/A PCB |
| FMC12DREI-S13 | CONN EDGECARD 24POS .100 EXTEND |
| EPF6024AQC240-2N | IC FLEX 6000 FPGA 24K 240-PQFP |
| EPF6024AQC240-2 | IC FLEX 6000 FPGA 24K 240-PQFP |
| EPF10K10QC208-3 | IC FLEX 10K FPGA 10K 208-PQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| W631GG6KB-15 | 功能描述:IC DDR3 SDRAM 1GBIT 96WBGA RoHS:是 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:2,500 系列:- 格式 - 存储器:EEPROMs - 串行 存储器类型:EEPROM 存储容量:1K (128 x 8) 速度:100kHz 接口:UNI/O?（单线） 电源电压:1.8 V ~ 5.5 V 工作温度:-40°C ~ 85°C 封装/外壳:8-TSSOP，8-MSOP（0.118"，3.00mm 宽） 供应商设备封装:8-MSOP 包装:带卷 (TR) |
| W631GG8KB-11 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W631GG8KB-12 | 制造商:Winbond Electronics Corp 功能描述:DRAM Chip DDR3 SDRAM 1G-Bit 128Mx8 1.5V 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W631GG8KB-15 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W632 | 制造商:LUMINIS 制造商全称:LUMINIS 功能描述:Wall mount |
发布紧急采购，3分钟左右您将得到回复。