参数资料
| 型号： | W631GG6KB-12 |
| 厂商： | Winbond Electronics |
| 文件页数： | 25/159页 |
| 文件大小： | 0K |
| 描述： | IC DDR3 SDRAM 1GBIT 96WBGA |
| 标准包装： | 200 |
| 格式 - 存储器： | RAM |
| 存储器类型： | DDR3 SDRAM |
| 存储容量： | 1G（64M x 16） |
| 速度： | 800MHz |
| 接口： | 并联 |
| 电源电压： | 1.425 V ~ 1.575 V |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 96-TFBGA |
| 供应商设备封装： | 96-WBGA（9x13） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页当前第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页
W631GG6KB
8.4
No OPeration (NOP) Command
The No OPeration (NOP) command is used to instruct the selected DDR3 SDRAM to perform a NOP
(CS# LOW and RAS#, CAS#, and WE# HIGH). This prevents unwanted commands from being
registered during idle or wait states. Operations already in progress are not affected.
8.5
Deselect Command
The DESELECT function (CS# HIGH) prevents new commands from being executed by the DDR3
SDRAM. The DDR3 SDRAM is effectively deselected. Operations already in progress are not affected.
8.6
DLL-off Mode
DDR3 DLL- off mode is entered by setting MR1 bit A0 to ―1‖; this will disable the DLL for subsequent
operations until A0 bit is set back to ―0‖. The MR1 A0 bit for DLL control can be switched either during
initialization or later. Refer to section 8.8 “ Input clock frequency change ” on page 28.
The DLL-off Mode operations listed below are an optional feature for DDR3. The maximum clock
frequency for DLL-off Mode is specified by the parameter t CK(DLL_OFF) . There is no minimum
frequency limit besides the need to satisfy the refresh interval, t REFI .
Due to latency counter and timing restrictions, only one value of CAS Latency (CL) in MR0 and CAS
Write Latency (CWL) in MR2 are supported. The DLL-off mode is only required to support setting of
both CL=6 and CWL=6.
DLL-off mode will affect the Read data Clock to Data Strobe relationship (t DQSCK ), but not the Data
Strobe to Data relationship (t DQSQ , t QH ). Special attention is needed to line up Read data to controller
time domain.
Comparing with DLL-on mode, where t DQSCK starts from the rising clock edge (AL+CL) cycles after
the Read command, the DLL-off mode t DQSCK starts (AL+CL - 1) cycles after the read command.
Another difference is that t DQSCK may not be small compared to t CK (it might even be larger than t CK )
and the difference between t DQSCK min and t DQSCK max is significantly larger than in DLL-on mode.
The timing relations on DLL-off mode READ operation is shown in the following Timing Diagram
(CL=6, BL=8):
T0
T1
T2
T3
T4
T5
T6
T7
T8
T9
T10
CK#
CK
Command
READ
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
Address
Bank
Col b
RL (DLL_on) = AL + CL = 6 (CL = 6, AL = 0)
CL = 6
DQS,DQS# (DLL_on)
DQ (DLL_on)
RL (DLL_off) = AL + ( CL – 1 ) = 5
Dout
b
Dout
b+1
Dout
b+2
Dout
b+3
Dout
b+4
Dout
b+5
Dout
b+6
Dout
b+7
t DQSCK ( DLL _off)_min
DQS,DQS# (DLL_off)
DQ (DLL_off)
Dout
b
Dout
b+1
Dout
b+2
Dout
b+3
Dout
b+4
Dout
b+5
Dout
b+6
Dout
b+7
t DQSCK ( DLL _on)_max
DQS,DQS# (DLL_off)
DQ (DLL_off)
Dout
b
Dout
b+1
Dout
b+2
Dout
b+3
Dout
b+4
Dout
b+5
Dout
b+6
Dout
b+7
Note:
The tDQSCK is used here for DQS, DQS# and DQ to have a simplified diagram;
the DLL_off shift will affect both timings in the same way and the skew between
all DQ, and DQS, DQS# signals will still be tDQSQ.
TRANSITIONING DATA
DON'T CARE
Figure 9 – DLL-off mode READ Timing Operation
Publication Release Date: Dec. 09, 2013
Revision A05
- 25 -
相关PDF资料 |
PDF描述 |
|---|---|
| AMC20DRAS-S734 | CONN EDGECARD 40POS .100 R/A PCB |
| FMC12DREI-S13 | CONN EDGECARD 24POS .100 EXTEND |
| EPF6024AQC240-2N | IC FLEX 6000 FPGA 24K 240-PQFP |
| EPF6024AQC240-2 | IC FLEX 6000 FPGA 24K 240-PQFP |
| EPF10K10QC208-3 | IC FLEX 10K FPGA 10K 208-PQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| W631GG6KB-15 | 功能描述:IC DDR3 SDRAM 1GBIT 96WBGA RoHS:是 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:2,500 系列:- 格式 - 存储器:EEPROMs - 串行 存储器类型:EEPROM 存储容量:1K (128 x 8) 速度:100kHz 接口:UNI/O?（单线） 电源电压:1.8 V ~ 5.5 V 工作温度:-40°C ~ 85°C 封装/外壳:8-TSSOP，8-MSOP（0.118"，3.00mm 宽） 供应商设备封装:8-MSOP 包装:带卷 (TR) |
| W631GG8KB-11 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W631GG8KB-12 | 制造商:Winbond Electronics Corp 功能描述:DRAM Chip DDR3 SDRAM 1G-Bit 128Mx8 1.5V 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W631GG8KB-15 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W632 | 制造商:LUMINIS 制造商全称:LUMINIS 功能描述:Wall mount |
发布紧急采购，3分钟左右您将得到回复。