参数资料
| 型号： | W631GG6KB-12 |
| 厂商： | Winbond Electronics |
| 文件页数： | 20/159页 |
| 文件大小： | 0K |
| 描述： | IC DDR3 SDRAM 1GBIT 96WBGA |
| 标准包装： | 200 |
| 格式 - 存储器： | RAM |
| 存储器类型： | DDR3 SDRAM |
| 存储容量： | 1G（64M x 16） |
| 速度： | 800MHz |
| 接口： | 并联 |
| 电源电压： | 1.425 V ~ 1.575 V |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 96-TFBGA |
| 供应商设备封装： | 96-WBGA（9x13） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页
W631GG6KB
8.3.2
Mode Register MR1
The Mode Register MR1 stores the data for enabling or disabling the DLL, output driver strength,
Rtt_Nom impedance, additive latency, Write leveling enable and Qoff. The Mode Register 1 is written
by asserting low on CS#, RAS#, CAS#, WE#, high on BA0 and low on BA1 and BA2, while controlling
the states of address pins according to the Figure 6 below.
BA2
0 * 1
BA1
0
BA0
1
A12
Qoff
A11
0 * 1
A10
0 * 1
A9
Rtt_Nom
A8
0 * 1
A7
Level
A6
Rtt_Nom
A5
D.I.C
A4
WR AL
A3
BT
A2
Rtt_Nom
A1
D.I.C
A0
DLL
Address Field
Mode Register 1
BA1
0
0
1
BA0
0
1
0
MR Select
MR0
MR1
MR2
A9
0
0
0
A6
0
0
1
A2
0
1
0
Rtt_Nom *3
Rtt_Nom disabled
RZQ/4
RZQ/2
A0
0
1
DLL Enable
Enable
Disable
1
1
MR3
0
1
1
RZQ/6
A5
A1
Output Driver
Impedance Control
Write leveling enable
1
0
0
RZQ/12* 4
0
0
RZQ/6
A7
0
1
Write leveling enable
Disabled
Enabled
1
1
1
0
1
1
1
0
1
RZQ/8* 4
Reserved
Reserved
0
1
1
1
0
1
RZQ/7
Reserved
Reserved
Note: RZQ = 240 ohms
Note: RZQ = 240 ohms
A12
Qoff *2
0
1
Output buffer enabled
Output buffer disabled *2
A4
0
0
1
1
A3
0
1
0
1
Additive Latency
0 (AL disabled)
CL-1
CL-2
Reserved
Notes:
1. BA2, A8, A10 and A11 are reserved for future use and must be programmed to 0 during MRS.
2. Outputs disabled - DQs, DQSs, DQS#s.
3. In Write leveling Mode (MR1 A[7] = 1) with MR1 A[12]=1, all Rtt_Nom settings are allowed; in Write Leveling Mode (MR1 A[7]
= 1) with MR1 A[12]=0, only Rtt_Nom settings of RZQ/2, RZQ/4 and RZQ/6 are allowed.
4. If Rtt_Nom is used during Writes, only the values RZQ/2, RZQ/4 and RZQ/6 are allowed.
Figure 6 – MR1 Definition
8.3.2.1
DLL Enable/Disable
The DLL must be enabled for normal operation. DLL enable is required during power up initialization,
and upon returning to normal operation after having the DLL disabled. During normal operation (DLL-on)
with MR1 (A0 = 0), the DLL is automatically disabled when entering Self Refresh operation and is
automatically re-enabled upon exit of Self Refresh operation. Any time the DLL is enabled and
subsequently reset, t DLLK clock cycles must occur before a Read or synchronous ODT command can be
issued to allow time for the internal clock to be synchronized with the external clock. Failing to wait for
synchronization to occur may result in a violation of the t DQSCK , t AON or t AOF parameters. During t DLLK ,
CKE must continuously be registered high. DDR3 SDRAM does not require DLL for any Write operation,
except when Rtt_WR is enabled and the DLL is required for proper ODT operation. For more detailed
information on DLL Disable operation refer to section 8.6 “ DLL-off Mode ” on page 25.
The direct ODT feature is not supported during DLL-off mode. The on-die termination resistors must be
disabled by continuously registering the ODT pin low and/or by programming the Rtt_Nom bits
MR1{A9,A6,A2} to {0,0,0} via a mode register set command during DLL-off mode.
Publication Release Date: Dec. 09, 2013
Revision A05
- 20 -
相关PDF资料 |
PDF描述 |
|---|---|
| AMC20DRAS-S734 | CONN EDGECARD 40POS .100 R/A PCB |
| FMC12DREI-S13 | CONN EDGECARD 24POS .100 EXTEND |
| EPF6024AQC240-2N | IC FLEX 6000 FPGA 24K 240-PQFP |
| EPF6024AQC240-2 | IC FLEX 6000 FPGA 24K 240-PQFP |
| EPF10K10QC208-3 | IC FLEX 10K FPGA 10K 208-PQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| W631GG6KB-15 | 功能描述:IC DDR3 SDRAM 1GBIT 96WBGA RoHS:是 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:2,500 系列:- 格式 - 存储器:EEPROMs - 串行 存储器类型:EEPROM 存储容量:1K (128 x 8) 速度:100kHz 接口:UNI/O?（单线） 电源电压:1.8 V ~ 5.5 V 工作温度:-40°C ~ 85°C 封装/外壳:8-TSSOP，8-MSOP（0.118"，3.00mm 宽） 供应商设备封装:8-MSOP 包装:带卷 (TR) |
| W631GG8KB-11 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W631GG8KB-12 | 制造商:Winbond Electronics Corp 功能描述:DRAM Chip DDR3 SDRAM 1G-Bit 128Mx8 1.5V 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W631GG8KB-15 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W632 | 制造商:LUMINIS 制造商全称:LUMINIS 功能描述:Wall mount |
发布紧急采购，3分钟左右您将得到回复。