- 您现在的位置：买卖IC网 > PDF目录67965 > MC68330FC16 (MOTOROLA INC) 32-BIT, 16.78 MHz, MICROPROCESSOR, PQFP132 PDF资料下载
参数资料
| 型号： | MC68330FC16 |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 16.78 MHz, MICROPROCESSOR, PQFP132 |
| 封装： | PLASTIC, QFP-132 |
| 文件页数： | 188/261页 |
| 文件大小： | 1153K |
| 代理商： | MC68330FC16 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页当前第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页
3- 4
MC68330 USER’S MANUAL
MOTOROLA
The data strobe is an output timing signal that applies to the data bus. For a read cycle,
the MC68330 asserts
DS and AS simultaneously to signal the external device to place
data on the bus. For a write cycle,
DS signals to the external device that the data to be
written is valid on the bus. The MC68330 asserts
DS approximately one clock cycle after
the assertion of
AS during a write cycle.
3.1.7 Byte Write Enable (
UWE, LWE)
The upper write enable (
UWE) indicates that the upper eight bits of the data bus contains
valid data during a write cycle. The lower write enable (
LWE) indicates that the lower eight
bits of the data bus contains valid data during a write cycle. The equations of the byte
write enables are as follows:
UWE = R/W + AS + A0
LWE = R/W + AS + (A0
× SIZ0)
These signals have the same timing as
AS, and are only valid when writing to a 16-bit
port.
3.1.8 Bus Cycle Termination Signals
The following signals can terminate a bus cycle.
3.1.8.1 DATA TRANSFER AND SIZE ACKNOWLEDGE SIGNALS (
DSACK1 AND
DSACK0). During bus cycles, external devices assert DSACK1 and/or DSACK0 as part
of the bus protocol. During a read cycle, this signals the MC68330 to terminate the bus
cycle and to latch the data. During a write cycle, this indicates that the external device has
successfully stored the data and that the cycle may terminate. These signals also indicate
to the MC68330 the size of the port for the bus cycle just completed (see Table 3-3). Refer
to 3.3.1 Read Cycle for timing relationships of
DSACK1 and DSACK0.
Additionally, the system integration module (SIM40) can be programmed to internally
generate
DSACK1 and DSACK0 for external accesses, eliminating logic required to
generate these signals. The SIM40 can alternatively be programmed to generate a fast
termination, providing a two-cycle external access. Refer to 3.2.6 Fast-Termination
Cycles for additional information on these cycles.
3.1.8.2 BUS ERROR (
BERR). This signal is also a bus cycle termination indicator and can
be used in the absence of
DSACKx to indicate a bus error condition. BERR can also be
asserted in conjunction with
DSACKx to indicate a bus error condition, provided it meets
the appropriate timing described in this section and in MC68330/D,
MC68330 Technical
Summary. Additionally,
BERR and HALT can be asserted together to indicate a retry
termination. Refer to 3.5 Bus Exception Control Cycles for additional information on the
use of these signals.
The internal bus monitor can be used to generate the
BERR signal for internal and
internal-to-external transfers in all the following descriptions. If the bus cycles of an
external bus master are to be monitored, external
BERR generation must be provided
since the internal
BERR monitor has no information about transfers initiated by an external
bus master.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68332AMPV16 | 32-BIT, 16.78 MHz, MICROCONTROLLER, PQFP144 |
| MC68332GMPV20 | 32-BIT, 20.97 MHz, MICROCONTROLLER, PQFP144 |
| MC68332AVPV16 | 32-BIT, 16.78 MHz, MICROCONTROLLER, PQFP144 |
| MC68332GMPV16 | 32-BIT, 16.78 MHz, MICROCONTROLLER, PQFP144 |
| SPAKMC332GMPV20 | 32-BIT, 20.97 MHz, MICROCONTROLLER, PQFP144 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68330FE16 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FE16V | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FE25 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FE8V | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FG16 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
发布紧急采购，3分钟左右您将得到回复。