- 您现在的位置：买卖IC网 > PDF目录67965 > MC68330FC16 (MOTOROLA INC) 32-BIT, 16.78 MHz, MICROPROCESSOR, PQFP132 PDF资料下载
参数资料
| 型号： | MC68330FC16 |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 16.78 MHz, MICROPROCESSOR, PQFP132 |
| 封装： | PLASTIC, QFP-132 |
| 文件页数： | 199/261页 |
| 文件大小： | 1153K |
| 代理商： | MC68330FC16 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页当前第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页
3- 14
MC68330 USER’S MANUAL
MOTOROLA
3.2.4 Bus Operation
The MC68330 bus is asynchronous, allowing external devices connected to the bus to
operate at clock frequencies different from the clock for the MC68330. Bus operation uses
the handshake lines (
AS, DS, DSACK1, DSACK0, BERR, and HALT) to control data
transfers.
AS signals a valid address on the address bus, and DS is used as a condition
for valid data on a write cycle. Decoding the size outputs and lower address line A0
provides strobes that select the active portion of the data bus. The slave device (memory
or peripheral) responds by placing the requested data on the correct portion of the data
bus for a read cycle or by latching the data on a write cycle; the slave asserts the
DSACK1/DSACK0 combination that corresponds to the port size to terminate the cycle.
Alternatively, the SIM40 can be programmed to assert the
DSACK1/DSACK0
combination internally and respond for the slave. If no slave responds or the access is
invalid, external control logic may assert
BERR, or BERR with HALT to abort or retry the
bus cycle, respectively.
DSACKx can be asserted before the data from a slave device is
valid on a read cycle. The length of time that
DSACKx may precede data must not exceed
a specified value in any asynchronous system to ensure that valid data is latched into the
MC68330. (See MC68330/D,
MC68330 Technical Summary for timing parameters.) Note
that no maximum time is specified from the assertion of
AS to the assertion of DSACKx.
Although the MC68330 can transfer data in a minimum of three clock cycles when the
cycle is terminated with
DSACKx, the MC68330 inserts wait cycles in clock-period
increments until
DSACKx is recognized. BERR and/or HALT can be asserted after
DSACKx is asserted. BERR and/or HALT must be asserted within the time specified after
DSACKx is asserted in any asynchronous system. If this maximum delay time is violated,
the MC68330 may exhibit erratic behavior.
3.2.5 Synchronous Operation with
DSACKx
Although cycles terminated with
DSACKx are classified as asynchronous, cycles
terminated with
DSACKx can also operate synchronously in that signals are interpreted
relative to clock edges. The devices that use these cycles must synchronize the response
to the MC68330 clock (CLKOUT) to be synchronous. Since the devices terminate bus
cycles with
DSACKx, the dynamic bus sizing capabilities of the MC68330 are available.
The minimum cycle time for these cycles is also three clocks. To support systems that use
the system clock to generate
DSACKx and other asynchronous inputs, the asynchronous
input setup time and the asynchronous input hold time are given. If the setup and hold
times are met for the assertion or negation of a signal, such as
DSACKx, the MC68330 is
guaranteed to recognize that signal level on that specific falling edge of the system clock.
If the assertion of
DSACKx is recognized on a particular falling edge of the clock, valid
data is latched into the MC68330 (for a read cycle) on the next falling clock edge if the
data meets the data setup time. In this case, the parameter for asynchronous operation
can be ignored. The timing parameters are described in MC68330/D,
MC68330 Technical
Summary.
If a system asserts
DSACKx for the required window around the falling edge of S2 and
obeys the proper bus protocol by maintaining
DSACKx (and/or BERR/HALT) until and
throughout the clock edge that negates
AS (with the appropriate asynchronous input hold
time), no wait states are inserted. The bus cycle runs at its maximum speed for bus cycles
相关PDF资料 |
PDF描述 |
|---|---|
| MC68332AMPV16 | 32-BIT, 16.78 MHz, MICROCONTROLLER, PQFP144 |
| MC68332GMPV20 | 32-BIT, 20.97 MHz, MICROCONTROLLER, PQFP144 |
| MC68332AVPV16 | 32-BIT, 16.78 MHz, MICROCONTROLLER, PQFP144 |
| MC68332GMPV16 | 32-BIT, 16.78 MHz, MICROCONTROLLER, PQFP144 |
| SPAKMC332GMPV20 | 32-BIT, 20.97 MHz, MICROCONTROLLER, PQFP144 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68330FE16 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FE16V | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FE25 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FE8V | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FG16 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
发布紧急采购，3分钟左右您将得到回复。