- 您现在的位置：买卖IC网 > PDF目录67965 > MC68330FC16 (MOTOROLA INC) 32-BIT, 16.78 MHz, MICROPROCESSOR, PQFP132 PDF资料下载
参数资料
| 型号： | MC68330FC16 |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 16.78 MHz, MICROPROCESSOR, PQFP132 |
| 封装： | PLASTIC, QFP-132 |
| 文件页数： | 228/261页 |
| 文件大小： | 1153K |
| 代理商： | MC68330FC16 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页当前第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页
MOTOROLA
MC68330 USER’S MANUAL
3- 41
3.6.1 Bus Request
External devices capable of becoming bus masters request the bus by asserting
BR. This
signal can be wire-ORed to indicate to the MC68330 that some external device requires
control of the bus. The MC68330 is effectively at a lower bus priority level than the
external device and relinquishes the bus after it has completed the current bus cycle (if
one has started). If no
BGACK is received while the BR is active, the MC68330 remains
bus master once
BR is negated. This prevents unnecessary interference with ordinary
processing if the arbitration circuitry inadvertently responds to noise or if an external
device determines that it no longer requires use of the bus before it has been granted
mastership.
3.6.2 Bus Grant
The MC68330 supports operand coherency, thus, if an operand transfer requires multiple
bus cycles, the MC68330 does not release the bus until the entire transfer is complete.
The assertion of
BG is, therefore, subject to the following constraints:
The minimum time for
BG assertion after BR is asserted depends on internal
synchronization (see MC68330/D,
MC68330 Technical Summary).
During an external operand transfer, the MC68330 does not assert
BG until after the last
cycle of the transfer (determined by SIZx and
DSACKx).
During an external operand transfer, the MC68330 does not assert
BG as long as RMC
is asserted.
If the show cycle bits SHEN1-0 = 01, the MC68330 does not assert
BG to an external
master.
Externally, the
BG signal can be routed through a daisy-chained network or a priority-
encoded network. The MC68330 is not affected by the method of arbitration as long as the
protocol is obeyed.
3.6.3 Bus Grant Acknowledge
An external device cannot request and be granted the external bus while another device is
the active bus master. A device that asserts
BGACK remains the bus master until it
negates
BGACK. BGACK should not be negated until all required bus cycles are
completed. Bus mastership is terminated at the negation of
BGACK.
Once an external device receives the bus and asserts
BGACK, it should negate BR. If BR
remains asserted after
BGACK is asserted, the MC68330 assumes that another device is
requesting the bus and prepares to issue another
BG.
3.6.4 Bus Arbitration Control
The bus arbitration control unit in the MC68330 is implemented with a finite state machine.
As discussed previously, all asynchronous inputs to the MC68330 are internally
synchronized in a maximum of two cycles of the clock. As shown in Figure 3-25 input
signals labeled R and A are internally synchronized versions of
BR and BGACK
respectively. The
BG output is labeled G, and the internal high-impedance control signal is
labeled T. If T is true, the address, data, and control buses are placed in the high-
相关PDF资料 |
PDF描述 |
|---|---|
| MC68332AMPV16 | 32-BIT, 16.78 MHz, MICROCONTROLLER, PQFP144 |
| MC68332GMPV20 | 32-BIT, 20.97 MHz, MICROCONTROLLER, PQFP144 |
| MC68332AVPV16 | 32-BIT, 16.78 MHz, MICROCONTROLLER, PQFP144 |
| MC68332GMPV16 | 32-BIT, 16.78 MHz, MICROCONTROLLER, PQFP144 |
| SPAKMC332GMPV20 | 32-BIT, 20.97 MHz, MICROCONTROLLER, PQFP144 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68330FE16 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FE16V | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FE25 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FE8V | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330FG16 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
发布紧急采购，3分钟左右您将得到回复。