- 您现在的位置：买卖IC网 > PDF目录180051 > M-ORSO82G51BM680-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 1296 CLBS, 333000 GATES, PBGA680 PDF资料下载
参数资料
| 型号： | M-ORSO82G51BM680-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1296 CLBS, 333000 GATES, PBGA680 |
| 封装： | PLASTIC, FBGA-680 |
| 文件页数： | 114/123页 |
| 文件大小： | 2207K |
| 代理商： | M-ORSO82G51BM680-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页当前第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页
Lattice Semiconductor
ORCA ORSO82G5 Data Sheet
90
Table 27. Reference Clock Specications (REFINP and REFINN)
Note: Additional (<10 MHz) REFCLK jitter will increase the total transmit output jitter.
Table 28. Channel Output Jitter (1.25 Gbits/s)
Table 29. Channel Output Jitter (2.5 Gbits/s)
Table 30. Serial Output Timing and Levels (CML I/O)
Note: Differential swings are based on direct CML to CML connections.
Table 31. Serial Input Timing and Levels (CML I/O)
Parameter
Min
Typ
Max
Unit
Frequency Range
125
—
168.75
MHz
Frequency Tolerance
– 100
—
100
ppm
Duty Cycle (Measured at 50% Amplitude Point)
40
50
60
%
Rise Time
—
500
1000
ps
Fall Time
—
500
1000
ps
P–N Input Skew
—
75
ps
Differential Amplitude
500
800
2 x VDD
mVp-p
Common Mode Level
Vsingle-ended/2
0.75
VDD15 – (Vsingle-ended/2)
V
Single-Ended Amplitude
250
400
VDD15
mVp-p
Input Capacitance (at REFINP)
—
5
pF
Input Capacitance (at REFINPIT)
—
3
pF
Inband (< 10 MHz) Jitter (2.5 Gbits/s)
—
30
psp-p
Inband (< 10 MHz) Jitter (1.25 Gbits/s)
—
60
psp-p
Parameter
Min
Typ
Max
Unit
Deterministic
—
0.08
UIp-p
Random
—
0.12
UIp-p
Total
—
0.20
UIp-p
Parameter
Min
Typ
Max
Unit
Deterministic
—
0.10
UIp-p
Random
—
0.14
UIp-p
Total
—
0.24
UIp-p
Parameter
Min
Typ
Max
Unit
Rise Time (20%—80%)
50
80
110
ps
Fall Time (80%—20%)
50
80
110
ps
Common Mode
VDDOB –0.30
VDDOB –0.25
VDDOB –0.15
V
Differential Swing (Full Amplitude)
800
900
1100
mVp-p
Differential Swing (Half Amplitude)
400
500
600
mVp-p
Output Load
—
50
—
Parameter
Min
Typ
Max
Unit
Rise Time (See Eye Diagram in Table 48)
—
ps
Fall Time (See Eye Diagram in Table 48)
—
ps
Differential Swing
200
—
mVp-p
Common-mode Level
0.5
—
VDD15
V
Internal Buffer Resistance (Each input to VDDIB)
40
50
60
相关PDF资料 |
PDF描述 |
|---|---|
| M-ORSO82G52BM680-DB | FPGA, 1296 CLBS, 333000 GATES, PBGA680 |
| M-ORT82G51BM680-DB | FPGA, 1296 CLBS, 333000 GATES, PBGA680 |
| M-ORT82G52BM680-DB | FPGA, 1296 CLBS, 333000 GATES, PBGA680 |
| M.PI-1R1D12 | 1 ELEMENT, 1.1 uH, GENERAL PURPOSE INDUCTOR, SMD |
| M01-014-1452PA | 14 CONTACT(S), MALE, RIGHT ANGLE TELECOM AND DATACOM CONNECTOR, SOLDER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MORTAR-44LB | 制造商:3M Electronic Products Division 功能描述:3M(TM) FIRE BARRIER MORTAR, 44 98040056073 制造商:3M Electronic Products Division 功能描述:Fire Barrier 44 lb Bag |
| MO-RX3930 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FSK RECEIVER MODULE |
| MO-RX3930-FS | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FSK RECEIVER MODULE |
| MO-RX3930-FS315M | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FSK RECEIVER MODULE |
| MO-RX3930-FS434M | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FSK RECEIVER MODULE |
发布紧急采购，3分钟左右您将得到回复。