- 您现在的位置：买卖IC网 > Datasheet目录368 > W631GG6KB-15 (Winbond Electronics)IC DDR3 SDRAM 1GBIT 96WBGA Datasheet资料下载
参数资料
| 型号： | W631GG6KB-15 |
| 厂商： | Winbond Electronics |
| 文件页数： | 2/159页 |
| 文件大小： | 0K |
| 描述： | IC DDR3 SDRAM 1GBIT 96WBGA |
| 标准包装： | 200 |
| 格式 - 存储器： | RAM |
| 存储器类型： | DDR3 SDRAM |
| 存储容量： | 1G（64M x 16） |
| 速度： | 667MHz |
| 接口： | 并联 |
| 电源电压： | 1.425 V ~ 1.575 V |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 96-TFBGA |
| 供应商设备封装： | 96-WBGA（9x13） |
| 包装： | 托盘 |
第1页当前第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页
W631GG6KB
8.7
DLL on/off switching procedure ........................................................................................................... 26
8.7.1
8.7.2
DLL ―on‖ to DLL ―off‖ Procedure ....................................................................................... 26
DLL ―off‖ to DLL ―on‖ Procedure ....................................................................................... 27
8.8
Input clock frequency change.............................................................................................................. 28
8.8.1
8.8.2
Frequency change during Self-Refresh............................................................................ 28
Frequency change during Precharge Power-down .......................................................... 28
8.9
Write Leveling ..................................................................................................................................... 30
8.9.1
8.9.2
8.9.3
DRAM setting for write leveling & DRAM termination function in that mode .................... 31
Write Leveling Procedure ................................................................................................. 31
Write Leveling Mode Exit ................................................................................................. 33
8.10
Multi Purpose Register ........................................................................................................................ 34
8.10.1
8.10.2
8.10.3
8.10.4
MPR Functional Description ............................................................................................. 35
MPR Register Address Definition ..................................................................................... 36
Relevant Timing Parameters ............................................................................................ 36
Protocol Example ............................................................................................................. 36
8.11
8.12
8.13
ACTIVE Command.............................................................................................................................. 42
PRECHARGE Command .................................................................................................................... 42
READ Operation ................................................................................................................................. 43
8.13.1
8.13.2
8.13.2.1
8.13.2.2
8.13.2.3
8.13.2.4
8.13.2.5
8.13.2.6
READ Burst Operation ..................................................................................................... 43
READ Timing Definitions .................................................................................................. 44
READ Timing; Clock to Data Strobe relationship.................................................... 45
READ Timing; Data Strobe to Data relationship ..................................................... 46
tLZ(DQS), tLZ(DQ), tHZ(DQS), tHZ(DQ) Calculation ............................................. 47
tRPRE Calculation .................................................................................................. 48
tRPST Calculation .................................................................................................. 48
Burst Read Operation followed by a Precharge...................................................... 54
8.14
WRITE Operation ................................................................................................................................ 56
8.14.1
8.14.2
8.14.2.1
8.14.2.2
8.14.2.3
8.14.2.4
8.14.3
8.14.4
8.14.5
DDR3 Burst Operation ..................................................................................................... 56
WRITE Timing Violations ................................................................................................. 56
Motivation ............................................................................................................... 56
Data Setup and Hold Violations .............................................................................. 56
Strobe to Strobe and Strobe to Clock Violations..................................................... 56
Write Timing Parameters ........................................................................................ 56
Write Data Mask............................................................................................................... 57
tWPRE Calculation........................................................................................................... 58
tWPST Calculation ........................................................................................................... 58
8.15
8.16
8.17
Refresh Command .............................................................................................................................. 65
Self-Refresh Operation ....................................................................................................................... 67
Power-Down Modes ............................................................................................................................ 69
8.17.1
8.17.2
8.17.3
Power-Down Entry and Exit ............................................................................................. 69
Power-Down clarifications - Case 1 ................................................................................. 75
Power-Down clarifications - Case 2 ................................................................................. 75
Publication Release Date: Dec. 09, 2013
Revision A05
-2-
相关PDF资料 |
PDF描述 |
|---|---|
| W9412G6IH-5 | IC DDR-400 SDRAM 128MB 66TSSOPII |
| W9412G6JH-5I | IC DDR SDRAM 128MBIT 66TSOPII |
| W9425G6EH-5 | IC DDR-400 SDRAM 256MB 66TSSOPII |
| W9425G6JH-5I | IC DDR SDRAM 256MBIT 66TSOPII |
| W947D2HBJX5E | IC LPDDR SDRAM 128MBIT 90VFBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| W631GG8KB-11 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W631GG8KB-12 | 制造商:Winbond Electronics Corp 功能描述:DRAM Chip DDR3 SDRAM 1G-Bit 128Mx8 1.5V 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W631GG8KB-15 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 1GBIT 78WBGA |
| W632 | 制造商:LUMINIS 制造商全称:LUMINIS 功能描述:Wall mount |
| W632GG6KB-11 | 制造商:Winbond Electronics Corp 功能描述:IC DDR3 SDRAM 2GBIT 96WBGA |
发布紧急采购，3分钟左右您将得到回复。