- 您现在的位置：买卖IC网 > PDF目录1916 > DS34S132GN+ (Maxim Integrated Products)IC TDM OVER PACKET 676-BGA PDF资料下载
参数资料
| 型号： | DS34S132GN+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 113/194页 |
| 文件大小： | 0K |
| 描述： | IC TDM OVER PACKET 676-BGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 40 |
| 功能： | TDM-over-Packet（TDMoP） |
| 接口： | TDMoP |
| 电路数： | 1 |
| 电源电压： | 1.8V, 3.3V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 676-BGA |
| 供应商设备封装： | 676-PBGA（27x27） |
| 包装： | 管件 |
| 其它名称： | 90-34S13+2N0 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页当前第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页
DS34S132 DATA SHEET
19-4750; Rev1; 7/11
25 of 194
Pin Name
Type Pin Description
Clocks, Resets , JTAG & Miscellaneous
CMNCLK
I
Common Clock. This clock is used for Differential Clock Recovery. Common clock
has to be a multiple of 8 kHz and in the range of 8 kHz to 25 MHz. The frequency
input should not be too close to an integer multiple of the service clock frequency.
Based on these criteria, the following frequencies are suggested:
SONET/SDH systems: 19.44 MHz
ATM systems: 9.72 MHz or 19.44 MHz
GPS systems: 8.184 MHz
Synchronous Ethernet systems: 25 MHz
CMNCLK may also be used in lieu of REFCLK if the CMNCLK frequency matches
one of the frequencies used for REFCLK and if CMNCLK is a high quality clock
(Stratum 3). When CMNCLK is not used tie to ground or VDD(3.3V).
EXTCLK[1:0]
I
External Clock. This clock is used as an E1 or T1 Station Clock. In this mode, is
used for TDATn. When this clock is not used tie to ground or VDD(3.3V).
SYSCLK
I
System Clock. This clock shall be in the range of 50 – 85 MHz and also synchronous
with the CPU’s bus clock.
LIUCLK
O
LIU Clock. This clock is generated by the CLAD based on either REFCLK or
CMNCLK and can be selected to be 1.544 MHz or 2.048 MHz. By default, this clock
drives low.
REFCLK
I
Reference Clock. This clock must be one of the following frequencies: 5 MHz, 5.12
MHz, 10 MHz, 10.24 MHz, 12.8 MHz, 13 MHz, 19.44 MHz, 20 MHz, 25 MHz, 30.72
MHz, 38.88 MHz, 77.76 MHz, or 155.52 MHz. This input shall be a stratum 3 quality
or better. This clock is selectable by the CLAD to derive the synthesis clock for the
clock recovery engine. CMNCLK can be used in lieu of REFCLK.
ETHCLK
I
Ethernet Clock. This clock is used as the source for the GTXCLK in GMII mode and
is used as a constant reference for several internal clocks. This signal must always be
provided with 125MHz clock +/- 100ppm. It may use the same oscillator as DDRCLK.
DDRCLK
I
DDR Clock. This clock is used as the source for SD0CLK and SDCLK. The clock
frequency should be 125 MHz. It may use the same oscillator as ETHCLK.
RST_N
I
Reset. An active low signal on this pin resets the internal registers and logic. While
this pin is held low, the microprocessor interface is kept in a high-impedance state.
This pin should remain low until power is stable and then set high for normal
operation.
JTCLK
I
JTAG Clock. This signal is used to shift data into JTDI on the rising edge and out of
JTDO on the falling edge.
JTMS
Ipu
JTAG Mode Select. This pin is sampled on the rising edge of JTCLK and is used to
place the test access port into the various defined IEEE 1149.1 states. This pin has a
10k pull up resistor.
JTDI
Ipu
JTAG Data In. Test instructions and data are clocked into this pin on the rising edge
of JTCLK. This pin has a 10k pull up resistor.
JTDO
Oz
JTAG Data Out. Test instructions and data are clocked out of this pin on the falling
edge of JTCLK. If not used, this pin should be left unconnected.
JTRST_N
Ipu
JTAG Reset. JTRST is used to asynchronously reset the test access port controller.
After power up, a rising edge on JTRST will reset the test port and cause the device
I/O to enter the JTAG DEVICE ID mode. Pulling JTRST low restores normal device
operation. JTRST is pulled HIGH internally via a 10k resistor operation. If boundary
scan is not used, this pin should be held low.
TEST_N
I
Test Enable. (active low)
HIZ_N
I
High Impedance test enable. This signal puts all digital output and bi-directional pins
in the high impedance state when it is low and JTRST is low. For normal operation tie
high. This is an asynchronous input.
EXTINT
I
External PHY Interrupt. PHY Interrupt to MAC, if MDIO and MDC are not used.
MT[15:0]
IO
Manufacturing Test. For normal operation leave these pins unconnected.
SMTI
Ipu
Manufacturing Test Input, Must be tied to VCC33.
相关PDF资料 |
PDF描述 |
|---|---|
| DS34T102GN+ | IC TDM OVER PACKET 484TEBGA |
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS34S132GN+ | 功能描述:通信集成电路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 类型:Transport Devices 封装 / 箱体:TECSBGA-256 数据速率:100 Mbps 电源电压-最大:1.89 V, 3.465 V 电源电压-最小:1.71 V, 3.135 V 电源电流:50 mA, 225 mA 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Tube |
| DS34S132GNA2+ | 功能描述:通信集成电路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 类型:Transport Devices 封装 / 箱体:TECSBGA-256 数据速率:100 Mbps 电源电压-最大:1.89 V, 3.465 V 电源电压-最小:1.71 V, 3.135 V 电源电流:50 mA, 225 mA 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Tube |
| DS34T101 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_08 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_09 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
发布紧急采购，3分钟左右您将得到回复。