- 您现在的位置：买卖IC网 > PDF目录1916 > DS34S132GN+ (Maxim Integrated Products)IC TDM OVER PACKET 676-BGA PDF资料下载
参数资料
| 型号： | DS34S132GN+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 181/194页 |
| 文件大小： | 0K |
| 描述： | IC TDM OVER PACKET 676-BGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 40 |
| 功能： | TDM-over-Packet（TDMoP） |
| 接口： | TDMoP |
| 电路数： | 1 |
| 电源电压： | 1.8V, 3.3V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 676-BGA |
| 供应商设备封装： | 676-PBGA（27x27） |
| 包装： | 管件 |
| 其它名称： | 90-34S13+2N0 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页当前第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页
DS34S132 DATA SHEET
19-4750; Rev 1; 07/11
87 of 194
G. Field
Name
Addr (A:)
Bit [x:y] Type
Description
JBS
[6] ros-_-i1
Jitter Buffer Status = “1” indicates one or more Jitter Buffer Status bits are “1”
(G.GSR6). The combination of JBS = 1 and G.GSRIE1.JBIE = 1 forces an
interrupt on INT_N.
PS
[5] ros-_-i1
Port Status = “1” indicates one or more TDM Per Port Status bits are “1”
(G.GSR4). The combination of PS = 1 and G.GSRIE1.PIE = 1 forces an interrupt
on INT_N.
PCS
[4] ros-_-i1
Packet Classifier Status = “1” indicates one or more Packet Classifier special
event/errors have been detected (PC.SRL) and enabled (PC. SRIE). An interrupt
is generated on INT_N when PCS = 1 and G.GSRIE1.PCIE = 1.
EMIS
[3] ros-_-i1
External Memory Interface Status = “1” indicates one or more SDRAM Queue
Errors have been detected (EMI.BMSRL) and enabled (EMI.BMSRIE). An
interrupt is generated on INT_N when EMIS = 1 and G.GSRIE1.EMIIE = 1.
RSVD
[2]
Reserved.
EMAWS
[1] ros-_-i1
External Memory Access Write Status = “1” indicates one or more TXP CPU
Packet Write Status Latch bits = “1” (EMA.WSRL1) and enabled (EMA.WSRIE1).
The combination of EMAWS = 1 and G.GSRIE1.EMAWIE = 1 forces an interrupt
on INT_N.
EMARS
[0] ros-_-i1
External Memory Access Read Status = “1” indicates one or more RXP CPU
Packet Read Status Latch bits = “1” (EMA.RSRL1) and enabled (EMA.RSRIE1).
The combination of EMARS = 1 and G.GSRIE1.EMARIE = 1 forces an interrupt
on INT_N.
GSR2.
A:0034h
Global Status Register 2. Default: 0x00.00.00.00
PPTCSL
[31:0] rls-crw-i3
Per-Port Transmit (RXP) CAS Latched Status = “1” in PPTCSL bit position “x”
(x = 0 to 31) indicates one or more received RXP CAS Codes for Transmit TDM
Port “x” have changed. The combination of any PPTCSL[x] = 1 and its associated
G.GSRIE2.PPTCSIE[x] = 1 will make G.GSR1.PTCS = 1.
GSR3.
A:0038h
Global Status Register 3. Default: 0x00.00.00.00
PPRCSL
[31:0] rls-crw-i3
Per-Port Receive (TXP) CAS Latched Status = “1” in PPRCSL bit position “x” (x
= 0 to 31) indicates one or more CAS Codes received from TDM Port “x” have
changed (TXP direction). The combination of any PPRCSL[x] = 1 and its
associated G.GSRIE3.PPRCSIE[x] = 1 will make G.GSR1.PRCS = 1.
GSR4.
A:003Ch
Global Status Register 4. Default: 0x00.00.00.00
PPS
[31:0] ros-crw-i2
Per-Port Latched Status = “1” in PPS bit “x” (x = 0 to 31) indicates one or more
Frame Alignment or Over/underrun errors have been detected at TDM Port “x”
(any “Pn.PTSRL[z] and Pn.PTSRIE[z]” = 1 or any “Pn.PRSRL[z] and
Pn.PTSRIE[z]” = 1; where “Pn” = “Port x” and z = bit 0 or bit 1). This is a latched
status register, which means a 0 to 1 transition on any associated
PTSRL[z]/PRSRL[z] forces a latched PPS=1. The G.GCR.LSBCRE register
selects whether a Read or Write operation to GSR4 clears the register (-crw-;
even if all PTSRL[z]/PRSRL[z] transition back to “0”, a PPS[x] = 1 value will not
clear until GSR4 is cleared by a Read or Write operation). Any PPS[x] = 1 will
force G.GSR1.PS = 1.
GSR5.
A:0040h
Global Status Register 5. Default: 0x00.00.00.00
BGS
[31:0] ros-_-i2
Bundle Group Status = “1” in BGS bit position “x” (x = 0 to 31) indicates one or
more PW Control Word changes have been detected in Bundle Group “x” (any
B.GxSRL[z] = 1 and B.GxSRIE[z] = 1 for z = 0 to 7). Bundles with a detected
change can be identified from: Bundle # = BGS “x” bit position x 8 + B.GxSRL “z”
bit position. Any BGS[x] = 1 (x = 0 to 31) will force G.GSR1.BS = 1.
相关PDF资料 |
PDF描述 |
|---|---|
| DS34T102GN+ | IC TDM OVER PACKET 484TEBGA |
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS34S132GN+ | 功能描述:通信集成电路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 类型:Transport Devices 封装 / 箱体:TECSBGA-256 数据速率:100 Mbps 电源电压-最大:1.89 V, 3.465 V 电源电压-最小:1.71 V, 3.135 V 电源电流:50 mA, 225 mA 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Tube |
| DS34S132GNA2+ | 功能描述:通信集成电路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 类型:Transport Devices 封装 / 箱体:TECSBGA-256 数据速率:100 Mbps 电源电压-最大:1.89 V, 3.465 V 电源电压-最小:1.71 V, 3.135 V 电源电流:50 mA, 225 mA 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Tube |
| DS34T101 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_08 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_09 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
发布紧急采购，3分钟左右您将得到回复。