- 您现在的位置：买卖IC网 > PDF目录1916 > DS34S132GN+ (Maxim Integrated Products)IC TDM OVER PACKET 676-BGA PDF资料下载
参数资料
| 型号： | DS34S132GN+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 178/194页 |
| 文件大小： | 0K |
| 描述： | IC TDM OVER PACKET 676-BGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 40 |
| 功能： | TDM-over-Packet（TDMoP） |
| 接口： | TDMoP |
| 电路数： | 1 |
| 电源电压： | 1.8V, 3.3V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 676-BGA |
| 供应商设备封装： | 676-PBGA（27x27） |
| 包装： | 管件 |
| 其它名称： | 90-34S13+2N0 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页当前第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页
DS34S132 DATA SHEET
19-4750; Rev 1; 07/11
84 of 194
G. Field
Name
Addr (A:)
Bit [x:y] Type
Description
EC25
[27] rwc-_-_
Ethernet Clock 25 MHz selects the rate of the ETHCLK input.
0 = ETHCLK is being driven by 125MHz source
1 = ETHCLK is being driven by 25MHz source
ECDC
[26] rwc-_-_
Ethernet Clock DDR SDRAM Clock selects the SDCLK source.
0 = SDCLK is sourced from ETHCLK (125 MHz only; tie DDRCLK low)
1 = SDCLK is sourced from DDRCLK (independent of ETHCLK)
IIM
[25] rwc-_-_
Interrupt Inactive Mode determines the inactive mode of the INT_N pin. The
INT_N pin always drives low when an enabled interrupt source is active.
0 = Pin is high impedance when all enabled interrupts are inactive
1 = Pin drives high when all enabled interrupts are inactive
RDPC
[24] rwc-_-_
Reorder or Duplicate Packet Counters selects which condition increments the
Reorder Counters (see B.BDSR6.SCRPC).
0 = Count the number of reordered good packets
1 = Count the number of duplicate packets
JLPC
[23] rwc-_-_
Jump or Lost Packet Counters selects which condition increments the Jumped
Packet Counters (see B.BDSR5.SCJPC)
0 = Count the jump size for good packets
1 = Count the number of lost packets not received before playout.
IPSE
[22] rwc-_-_
Indicate Playout Start Enable selects which conditions are indicated by the Jitter
Buffer Underrun Status bits (see GxSRL.JBU).
0 = Detect Jitter Buffer Underrun only
1 = Detect Jitter Buffer Underrun and “Start of Playout” changes (monitor
B.BDSR3.JBLL to determine if change is Underrun or Playout)
JBMD
[21:20] rwc-_-_
Jitter Buffer Max Depth = the byte depth for all Jitter Buffers.
0 = 256KB per Jitter Buffer
1 = 128KB per Jitter Buffer
2 = 64KB per Jitter Buffer
3 = 32KB per Jitter Buffer
GRCSS
[19:15] rwc-_-_
Global Recovered Clock Source Select selects which Clock Recovery Engine
(0 – 31) generates the Global Recovered Clock. 0x00 = Clock Recovery Engine 0.
GMMS
[14:12] rwc-_-_
GMII - MII Mode Select selects the Ethernet port mode and interface type.
0 = Ethernet port disabled
2 = Ethernet port enabled using MII interface
3 = Ethernet port enabled using GMII interface
CCOR
[11] rwc-_-_
Clear Counter On Read selects the clear function for the RX Bundle, TX Bundle
and Packet Classifier counters (affects registers with “-cnr-” in the “Type” column).
The counters will roll over after the maximum value.
0 = Counters do not clear
1 = Each Read operation clears the counter
RXHMFIS
[10:8] rwc-_-_
RXP HDLC Minimum Flag Insertion selects minimum number of HDLC flags
that are inserted between HDLC frames at the Transmit TDM Ports. The number
of inserted flags is 1 more than this programmed value (i.e. 0 setting = 1 flag).
OTRS
[7] rwc-_-_
OAM Timestamp Resolution Select selects OAM Timestamps resolution.
0 = 1us OAM Timestamp resolution
1 = 100us OAM Timestamp resolution
LSBCRE
[6] rwc-_-_
Latch Status Bit Clear on Read Enable selects when the latched status register
bits are cleared, but does not apply to the Clock Recovery Status Registers or the
Ethernet MAC Status Registers.
0 = Latched status register bits are cleared when the CPU writes to the register
1 = Latched status register bits are cleared when the CPU reads the register
LBCDE
[5] rwc-_-_
L Bit Change Detect Enable = “1” enables L-bit change detection for all Bundles.
RBCDE
[4] rwc-_-_
R Bit Change Detect Enable = “1” enables R-bit change detection for all
Bundles.
相关PDF资料 |
PDF描述 |
|---|---|
| DS34T102GN+ | IC TDM OVER PACKET 484TEBGA |
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS34S132GN+ | 功能描述:通信集成电路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 类型:Transport Devices 封装 / 箱体:TECSBGA-256 数据速率:100 Mbps 电源电压-最大:1.89 V, 3.465 V 电源电压-最小:1.71 V, 3.135 V 电源电流:50 mA, 225 mA 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Tube |
| DS34S132GNA2+ | 功能描述:通信集成电路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 类型:Transport Devices 封装 / 箱体:TECSBGA-256 数据速率:100 Mbps 电源电压-最大:1.89 V, 3.465 V 电源电压-最小:1.71 V, 3.135 V 电源电流:50 mA, 225 mA 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Tube |
| DS34T101 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_08 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_09 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
发布紧急采购，3分钟左右您将得到回复。