- 您现在的位置：买卖IC网 > PDF目录1916 > DS34S132GN+ (Maxim Integrated Products)IC TDM OVER PACKET 676-BGA PDF资料下载
参数资料
| 型号： | DS34S132GN+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 23/194页 |
| 文件大小： | 0K |
| 描述： | IC TDM OVER PACKET 676-BGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 40 |
| 功能： | TDM-over-Packet（TDMoP） |
| 接口： | TDMoP |
| 电路数： | 1 |
| 电源电压： | 1.8V, 3.3V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 676-BGA |
| 供应商设备封装： | 676-PBGA（27x27） |
| 包装： | 管件 |
| 其它名称： | 90-34S13+2N0 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页当前第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页
DS34S132 DATA SHEET
19-4750; Rev 1; 07/11
119 of 194
EMA. Field
Name
Addr (A:)
Bit [x:y]
Type
Description
TPCWC
[12:10] rwc-_-_
TXP Packet and Configuration Write Control is used to control the transfer of
packets from the internal TXP CPU FIFO to the TXP CPU SDRAM Queue.
0 = idle - no operations
2 = Flush/reset TXP CPU Queue (external SDRAM queue)
3 = Flush/reset TXP CPU FIFO (internal S132 FIFO Buffer)
6 = Transfer packet from TXP CPU FIFO to SDRAM TXP CPU Queue
all other values are reserved
TL
[9:0] rwc-_-_
Transfer Length is used to indicate how many double words are included in the
packet that is to be transferred from the TXP CPU FIFO to the TXP CPU Queue.
This function is used when TPCWC = 6 and a complete TXP CPU packet has
already been stored at EMA.WDR.EMWD. The maximum TL value is 512. TL = 0
means “no data”. To transfer a single byte, TL = 1, and TLBE = 0x1.
WAR.
A:03C4h
WAR. Default: 0x00.00.00.00
RSVD
[31:0]
Reserved.
WDR.
A:03C8h
Write Data Register. Default: 0x00.00.00.00
EMWD
[31:0] woc-_-_
External Memory Write Data. Data written to EMWD is stored in the internal
TXP CPU FIFO in preparation for transfer to the SDRAM TXP CPU Queue. Each
EMWD write, auto increments the FIFO address (to be ready for the next write).
WSR1.
A:03CCh
Write Status Register 1. Default: 0x00.00.00.00
RSVD
[31:17]
Reserved.
WQNFS
[16] ros-_-i3
Write Queue Not Full Status = “1” indicates the TXP CPU Queue is not full. Up
to 512 packets can be stored in the SDRAM TXP CPU Queue (see WSR2.WQL)
RSVD
[15:7]
Reserved.
WFES
[6] ros-_-i3
Write FIFO Empty Status = “1” = TXP CPU FIFO is empty, new data can be
stored. The last packet was transferred or flushed, there is no data in the FIFO.
RSVD
[5:0]
Reserved.
WSR2.
A:03D0h
Write Status Register 2. Default: 0x00.00.00.00
RSVD
[31]
Reserved.
WQL
[30:21] ros-_-_
Write Queue Level = # packets currently stored in SDRAM TXP CPU Queue.
RSVD
[20:0]
Reserved.
WSRL1.
A:03D4h
Write Status Register Latch 1. Default: 0x00.00.00.00
RSVD
[31:19]
Reserved.
WPNRSL
[18] rls-crw-i3
Write Preempted by New Request Status Latch = “1” indicates one or more
packet transfers from the TXP CPU FIFO to the TXP CPU Queue were
preempted/corrupted by an invalid EMA.WDR.EMWD write (wait until WFES = 1
before beginning the write operation for each new packet). The combination of
WPNRSL = 1 and WPNRIE = 1 forces G.GSR1.EMAWS = 1.
RSVD
[17]
Reserved.
WQNFSL
[16] rls-crw-i3
Write Queue Not Full Status Latch is a latched “1” when EMA.WSR1.WQNFS
transitions from 0 to 1. The combination of WQNFSL = 1 and WQNFIE = 1 forces
G.GSR1.EMAWS = 1.
RSVD
[15:8]
Reserved.
WFOSL
[7] rls-crw-i3
Write FIFO Overflow Status Latch = “1” = internal TXP CPU FIFO overflow (i.e.
more than 512 EMA.WDR.EMWD writes before an EMA.WCR.TPCWC transfer).
The combination of WFOSL = 1 and WFOIE = 1 forces G.GSR1.EMAWS = 1.
WFESL
[6] rls-crw-i3
Write FIFO Empty Status Latch is a latched “1” when EMA.WSR1.WFES
transitions from 0 to 1. The combination of WFESL = 1 and WFEIE = 1 forces
G.GSR1.EMAWS = 1.
WTOSL
[5] rls-crw-i3
Reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| DS34T102GN+ | IC TDM OVER PACKET 484TEBGA |
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS34S132GN+ | 功能描述:通信集成电路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 类型:Transport Devices 封装 / 箱体:TECSBGA-256 数据速率:100 Mbps 电源电压-最大:1.89 V, 3.465 V 电源电压-最小:1.71 V, 3.135 V 电源电流:50 mA, 225 mA 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Tube |
| DS34S132GNA2+ | 功能描述:通信集成电路 - 若干 32Port TDM-Over-Pack Transport Device RoHS:否 制造商:Maxim Integrated 类型:Transport Devices 封装 / 箱体:TECSBGA-256 数据速率:100 Mbps 电源电压-最大:1.89 V, 3.465 V 电源电压-最小:1.71 V, 3.135 V 电源电流:50 mA, 225 mA 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装:Tube |
| DS34T101 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_08 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T101_09 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
发布紧急采购，3分钟左右您将得到回复。