参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 126/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页当前第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
A–4
Appendix A: Constraints
Specifying TimeQuest Timing Analyzer Constraints
Table A–2. Step 2: Set Timing Exceptions (Part 2 of 2)
Standard
Set Multicycle
Paths
set_clock_group
set_false_path
(1)
Define Setup and Hold
Relationship
Setup—1.5 clocks
(4.43 ns) from the
switchline,
337.5-MHz zero-degree
Soft transceiver
SDI
—
—
get_clocks
receive_pcs0|clkout
clock to the 135-MHz
clock
(gxb_rxclk)
Hold—zero clocks from
the 337.5-MHz clock to
the 135-MHz clock
Table A–3. Step 3: Minimize the Timing Skew
Standard
SD-SDI
HD-SDI, HD-SDI dual link
3G-SDI
DR, TR
Soft transceiver SDI
Minimize Timing Skew
—
—
—
—
I/O to sample_a|b|c|d[0] path as short as possible
The following constraints are specifically used to constrain a duplex SDI MegaCore
function targeting Stratix IV device:
■
■
■
Specify Clock Characteristics
Use the following constraints for the TimeQuest timing analyzer:
■
SD-SDI ( rx_sd_oversample_clk_in = 67.5 MHz, tx_pclk = 27 MHz,
tx_serial_refclk = 67.5 MHz)
create_clock -name {rx_sd_oversample_clk_in} -period 14.814 -waveform { 0.000 7.407
} [get_ports {rx_sd_oversample_clk_in}]
create_clock -name {tx_pclk} -period 14.814 -waveform { 0.000 7.407 } [get_ports
{tx_pclk}]
create_clock -name {tx_serial_refclk} -period 14.814 -waveform { 0.000 7.407 }
[get_ports {tx_serial_refclk}]
■
HD-SDI, HD-SDI dual link ( rx_serial_refclk = 74.25 MHz, tx_pclk =
74.25 MHz, tx_serial_refclk = 74.25 MHz)
create_clock -name {rx_serial_refclk} -period 13.468 -waveform { 0.000
6.734 } [get_ports {rx_serial_refclk}]
create_clock -name {tx_pclk} -period 13.468 -waveform { 0.000 6.734 }
[get_ports {tx_pclk}]
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。