参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 138/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页当前第138页第139页第140页
Info–2
Additional Information
Document Revision History
Date
July 2010
Version
10.0
■
■
■
■
■
■
Changes
Added information for Cyclone IV devices.
Added a section on transceiver dynamic reconfiguration with PLL reconfiguration mode -
Cyclone IV GX.
Added transceiver dynamic reconfiguration signals for PLL reconfiguration in Table 3–18.
Updated Figure 3–29 and Figure 3–30 to include tx_ln signal behavior.
Added Cyclone III LS and Cyclone IV support.
Added a section on Specify Constraints.
November 2009
May 2009
9.1
9.0
■
■
■
■
■
■
Updated information on rst_rx and rst_tx signals in Table 3–15.
Added block diagram for input and output interface signals flow.
Added top-level block diagram for transmitter and receiver.
Added a section on Reset Requirement During Reconfiguration.
Updated information on txdata , tx_ln , crc_error_y , crc_error_c , rx_AP , rxdata ,
rx_data_valid_out , rx_F , rx_H , and rx_ln , rx_V signals in Table 3–15.
Updated information on rx_anc_data , rx_anc_error , rx_anc_valid and rx_status
signals in Table 3–17.
■
Added Arria II GX support.
March 2009
November 2008
May 2008
October 2007
May 2007
9.0
8.1
8.0
7.2
7.1
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
Added a section on RP168.
Updated information on video formats.
Removed tx_data_valid_a_bn signal.
Added a section on Locking Algorithm.
Added new signals and updated existing signal descriptions.
Updated Appendix A: Constraints.
Added Stratix IV support.
Improved receiver lock algorithm.
Updated 425MB support.
Updated device support.
Updated standards support—3G-SDI now supports SMPTE425M-B 2006 3Gb/s
Signal/Data Serial Interface – Source Image Format Mapping .
Changed rx_std signal description.
Added tx_data_valid_a_bn signal.
Updated device support.
Added dual and triple standard information.
Added transceiver dynamic reconfiguration information.
December 2006
December 2006
7.0
6.1
Added support for Cyclone III devices.
Updated for new MegaWizard Plug-In Manager.
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。