参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 25/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页当前第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
Chapter 2: Getting Started
2–11
Specifying Constraints
To set up simulation in the Quartus II software using NativeLink, follow these steps:
1. On the File menu, click Open Project . Browse to the desired directory: hdsdi ,
hdsdi_3g , hdsdi_dual_link , or trsdi .
2. Open sdi_sim.qpf .
3. Check that the absolute path to your third-party simulator executable is set. On the
Tools menu, click Options and select EDA Tools Options .
4. On the Processing menu, point to Start and click Start Analysis & Elaboration .
5. On the Tools menu, point to Run EDA Simulation Tool and click EDA RTL
Simulation .
Specifying Constraints
You must apply the Altera-provided timing constraint file in Synopsys Design
Constraints File ( .sdc ) format and the additional Tcl Script File ( .tcl ) to ensure the SDI
MegaCore function meets the design timing requirements.
To add the .sdc file to your project, click Add/Remove Files in Project on the Project
menu and browse to select <variation name> _sdi . sdc file.
To add the additional .tcl file, you must compile your design and perform post
compilation timing analysis using the TimeQuest timing analyzer. On the
Assignments menu, click Use TimeQuest Timing Analyzer during compilation , and
click OK .
You may have to further edit your scripts if your design requires single channel or
multiple channels.
Single Channel
The following section describes what you must do if your design requires a single
channel using SDI triple standard transmitter and receiver instances as shown in
Figure 2–3. Instantiating Single Channel of SDI Instances
SYSTEM TOP LEVEL
Transceiver Bank 1
tx_serial_refclk_top1
SDI triple standard transmitter
starting_channel_number = 0
SDI triple standard receiver
starting_channel_number = 4
rx_serial_refclk_top1
1
The SDI instances must have a unique starting channel number if they are merged
into a same quad or bank.
To specify the constraints, follow these steps:
1. Parameterize and generate your SDI MegaCore functions—SDI triple standard
transmitter and receiver.
February 2013
Altera Corporation
Serial Digital Interface (SDI) MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。