参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 35/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页当前第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
Chapter 3: Functional Description
3–5
Block Description
The CRC is calculated for all words in the active digital line, starting with the first
active word line and finishing with the final word of the line number ( LN1 ). The initial
value of the CRC is set to zero, then the polynomial generator equation
CRC(X) = X 18 + X 5 + X 4 + 1 is applied.
The HD-SDI CRC module implements the CRC calculation by iteratively applying the
polynomial generator equation to each bit of the output data, processing the LSB first.
For correct CRC generation and insertion, the tx_trs signal must be asserted for the
first word of both EAV and SAV TRS (refer to Figure 3–31 on page 3–47 and
Scrambling and NRZI Coding
SMPTE292M section 5 and SMPTE292M section 7 define a common channel coding
that is used for both SDI and HD-SDI. This channel coding consists of a scrambling
function (G 1 (X) = X 9 + X 4 + 1) followed by NRZI encoding (G 2 (X) = X + 1). The
scrambling module implements this channel coding. You can configure the module to
process either 10-bit or 20-bit parallel data.
The scrambling module implements the channel coding by iteratively applying the
scrambling and NRZI encoding algorithm to each bit of the output data, processing
the LSB first. Figure C.1 of SMPTE259M shows how the algorithm is implemented.
Transceiver Clock
The tx_serial_refclk1 is an optional port that is enabled when you turn on the
Enable TX PLL select for 1/1.000 and 1/1.001 data rate reconfiguration in the SDI
parameter editor.
Figure 3–3. Transmitter Clocking Scheme
Protocol Block (Transmitter)
Transceiver Interface Block
Transceiver Block
gxb_tx_core_clk
ALTGXB
tx_clkout
gxb_tx_clkout
txdata[19:0]
tx_pclk
encoded_data[19:0]
tx_pclk
gxb_txword[19:0]
pll_inclk
pll_inclk1 (optional)
sdi_tx
(serial data out)
cal_blk_clk
reconfig_clk
tx_pclk
tx_serial_refclk
tx_serial_refclk1
gxb2_cal_clk
sdi_reconfig_clk
February 2013
Altera Corporation
Serial Digital Interface (SDI) MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。