参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 40/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页当前第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
3–10
Chapter 3: Functional Description
Block Description
The format block latches the user input en_sync_switch signal for three lines to
realign to a new TRS alignment immediately. During switching, you see zero
interrupt at downstream. The trs_locked and frame_locked signals never get
deasserted during sync switch.
Figure 3–6. Format Block Behavior
en_sync_switch
en_sync_switch_reg
line
10
11
12
13
eav_detect
eav_position
2200
(previous TRS timing)
2199
(new TRS timing)
2200
trs_locked/rx_status[3]
frame_locked/rx_status[4]
HD-SDI LN Extraction
The HD-SDI LN extraction module extracts and formats the LN words defined by
SMPTE292M section 5.4 from the HD-SDI chroma channel. The design provides the
LN as an output.
HD-SDI CRC Checking
The CRC module checks the CRC defined by SMPTE292M section 5.5 for the HD-SDI
luma and chroma channels.
1
This module is common to the receiver and the transmitter.
The check is implemented by recalculating the CRCs for each received video line and
then checking the results against the CRC data received. If the results differ, an error
flag is asserted. There are separate error flags for the luma and chroma channels. The
flag is held asserted until the next check is performed.
Accessing Transceiver
The Quartus II software enables you to access the transceiver through the
unencrypted ALTGX wrapper file. You can access the ALTGX wrapper files for
Arria II GX, Arria V, Cyclone IV GX, Stratix II GX, and Stratix IV GX configurations.
You can use one of the two following ways to access the ALTGX wrapper files:
■
■
Edit the ALTGX wrapper file, using legal range provided in the respective device
handbooks.
Use analog control through the ALTGX_RECONFIG megafunction.
c Do not reinstantiate the customized ALTGX wrapper file using the MegaWizard
Plug-In Manager so that you do not lose the default content of the wrapper file after
regeneration.
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。