参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 34/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页当前第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
3–4
Table 3–1. Bit Allocation for txdata for Supported Video Standards
Chapter 3: Functional Description
Block Description
txdata
[19:10]
[9:0]
SD-SDI
Unused
Cb, Y, Cr, Y
multiplex
HD-SDI
Y
C
3G-SDI Level A
Y
C
3G-SDI Level B
Cb, Y, Cr, Y
multiplex (link A)
Cb, Y, Cr, Y
multiplex (link B)
For HD-SDI operation, the current video line number is inserted at the appropriate
point in each line. A CRC is also calculated and inserted for the luma and chroma
channels.
The parallel video data is scrambled and NRZI encoded according to the SDI
specification.
The transceiver converts the encoded parallel data into the high-speed serial output
(parallel-to-serial conversion).
HD-SDI LN Insertion
SMPTE292M section 5.4 defines the format of two words that are included in each
HD-SDI video line to indicate the current line number. The HD-SDI LN insertion
module takes the lower 11-bit tx_ln , and formats and inserts it as two words in the
output data. The HD-SDI LN insertion module accepts the current line number as an
input.
1
1
For more information about the line insertion for other video standards, refer to the
The LN words (LN0 and LN1) overwrite the two words that follow the “XYZ” word
of the EAV TRS sequence. The same value is included in the luma and chroma
channels.
For correct LN insertion, you must assert the tx_trs signal must be asserted for the
first word of both EAV and SAV TRSs (refer to Figure 3–31 on page 3–47 and
If the system does not know the line number, you can implement logic to detect the
output video format and then determine the current line. This function is outside the
scope of this SDI MegaCore function.
HD-SDI CRC Generation and Insertion
SMPTE292M section 5.5 defines a CRC that is included in the chroma and luma
channels for each HD-SDI video line. The HD-SDI CRC module generates, formats,
and inserts the required CRC in the output data.
The HD-SDI CRC module identifies the words that you must include in the CRC
calculation, and also determines where you must insert the words in the output data.
The formatted CRC data words ( YCR0 and YCR1 for the luma channel, CCR0 and CCR1
for the chroma channel) overwrite the two words that follow the line number words
after the EAV. A separate calculation is provided for the luma and chroma channels.
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。