参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 92/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页当前第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
4–4
Chapter 4: SDI Audio IP Cores
SDI Audio Embed MegaCore Function
Signals
MegaCore function.
Table 4–2. General Input and Output Signals
reset
Signal
Width
[0:0]
Direction
Input
Description
This signal resets the system.
This signal provides the frequency reference used when
detecting the difference between video standards using 1 and
1/1.001 clock rates. If its frequency is 0, the signal only
fix_clk
[0:0]
Input
detects either one of the clock rates.
The core limits the possible frequencies for this signal to
24.576 MHz, 25 MHz, 50 MHz, 100 MHz, and 200 MHz. Set
the required frequency using the Frequency of fix_clk
parameter.
If you set the Frequency of fix_clk parameter to 0, you must
drive this signal high to detect a video frame rate of 1/1.001
vid_std_rate
[0:0]
Input
and low to detect a video frame rate of 1. For other settings of
the Frequency of fix_clk parameter, the core automatically
detects these frame rates and drives this signal low.
The 48 kHz output clock that is synchronous to the video.
vid_clk48
[0:0]
Output
This clock signal is only available when you turn on the
Frequency Sine Wave Generator or Include Clock
parameter.
MegaCore function.
Table 4–3. Video Input and Output Signals (Part 1 of 2)
Signal
Bits
Direction
Description
The video clock that is typically 27 MHz for SD-SDI,
vid_clk
[0:0]
Input
74.25 MHz or 74.17 MHz for HD-SDI, or 148.5 MHz
or 148.35 MHz for 3G-SDI standards. You can use
higher clock rates with the vid_datavalid signal.
Set this signal to indicate the following formats:
■
[00] for10-bit SD-SDI
vid_std
[1:0]
Input
■
[01] for 20-bit HD-SDI
■
■
[10] for 3G-SDI Level B
[11] for 3G-SDI Level A
vid_datavalid
[0:0]
Input
Assert this signal when the video data is valid.
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。