参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 74/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页当前第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
3–44
Chapter 3: Functional Description
Signals
Table 3–16. Interface Signals (Part 4 of 5)
Signal
Width
Direction
Description
This is an active picture interval timing signal. The receiver
aserts this signal when the active picture interval is active.
HD-SDI/SD-SDI: bit 1 unused; bit 0 rx_ap
rx_AP
[1:0]
Output
Dual link: bit 1 link B unused; bit 0 link A rx_ap
3G-SDI Level A: bit 1 unused; bit 0 rx_ap
3G-SDI Level B: bit 1 link A rx_ap ; bit 0 link B rx_ap
Receiver parallel data. SD-SDI uses 9:0; HD-SDI uses 20 N
– 1:0.
SD-SDI bits 19:10 unused; bits 9:0 Cb, Y, Cr, Y multiplex
HD-SDI bits 19:10 Y; bits 9:0 C
rxdata
[(20 N – 1):0]
Output
Dual link: bits 39:30 Y link B; bits 29:20 C link B;
bits 19:10 Y link A, bits 9:0 C link A
3G-SDI Level A: bits 19:10 Y; bits 9:0 C
3G-SDI Level B: bits 19:10 Cb, Y, Cr, Y multiplex (link A);
bits 9:0 Cb, Y, Cr, Y multiplex (link B)
Data valid from the oversampling logic. Asserted to
indicate current data on rxdata is valid.
Bit 0 of this bus indicates valid data on rxdata . When
receiving SMPTE 425M-B signals in 3G-SDI or triple
rx_data_valid_out
[1:0]
Output
standard, bit 1 indicates that data on rxdata is from
virtual link A; bit 0 indicates the data is from virtual link B.
Refer to Figure 3–34 and Figure 3–35 , and SMPTE425M-B
2006 3Gb/s Signal/Data Serial Interface – Source Image
Format Mapping .
This is a field bit timing signal. This signal indicates which
video field is currently active. For interlaced frame, 0
means first field (F0) while 1 means second field (F1). For
progressive frame, the value is always 0.
rx_F
[1:0]
Output
HD-SDI/SD: bit 1 unused; bit 0 rx_f
Dual link: bit 1 unused; bit 0 rx_f
3G-SDI Level A: bit 1:0 unused
3G-SDI Level B: bit 1:0 unused
This is a horizontal blanking interval timing signal. The
receiver asserts this signal when the horizontal blanking
interval is active.
rx_H
[1:0]
Output
HD-SDI/SD-SDI: bit 1 unused; bit 0 rx_h
Dual link: bit 1 unused; bit 0 rx_h
3G-SDI Level A: bit 1 unused; bit 0 rx_h
3G-SDI Level B: bit 1 link A rx_h ; bit 0 link B rx_h
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。