参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 73/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页当前第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
Chapter 3: Functional Description
Signals
Table 3–16. Interface Signals (Part 3 of 5)
3–43
Signal
Width
Direction
Description
User-supplied transmitter parallel data. SD-SDI uses 9:0;
HD-SDI uses 20 N – 1:0.
SD: bits 19:10 unused; bits 9:0 Cb, Y, Cr, Y multiplex
HD: bits 19:10 Y; bits 9:0 C
txdata
[(20 N – 1):0]
Input
Dual link: bits 39:30 Y link B; bits 29:20 C link B;
bits 19:10 Y link A, bits 9:0 C link A
3G-SDI Level A: bits 19:10 Y; bits 9:0 C
3G-SDI Level B: bits 19:10 Cb, Y, Cr, Y multiplex (link A);
bits 9:0 Cb, Y, Cr, Y multiplex (link B)
Transmitter line number. For use in HD-SDI and 3G-SDI
line number insertion.
HD-SDI: bits 21:11 11’d0; bits 10:0 LN
tx_ln
[21:0]
Input
Dual link: bits 21:11 LN link B; bits 10:0 LN link A
3G-SDI Level A: bits 21:11 11’d0; bits 10:0 LN
3G-SDI Level B: bits 21:11 LN link A; bits 10:0 LN link B
Transmitter TRS input. For use in HD-SDI LN and CRC
tx_trs
[( N – 1):0]
Input
insertion. Assert on first word of both EAV and SAV TRSs.
Transmitter standard. 00 for SD-SDI; 01 for HD-SDI; 11 for
tx_std
[1:0]
Input
3G-SDI Level A, and 10 for 3G-SDI Level B. This signal
must be set up and stable prior to device bring-up or core
TRS locking signal for protocol only receiver mode. You
trs_loose_lock
[( N – 1):0]
Output
can connect this signal to the rx_protocol_locked pin
of the transceiver only receiver block.
CRC error on luma channel.
HD-SDI: bit 1 unused; bit 0 crc_error_y
Dual link: bit 1 link B crc_error_y ; bit 0 link A
crc_error_y
[1:0]
Output
crc_error_y
3G-SDI Level A: bit 1 unused; bit 0 crc_error_y
3G-SDI Level B: bit 1 link A crc_error_y ;
bit 0 link B crc_error_y
CRC error on chroma channel.
HD-SDI: bit 1 unused; bit 0 crc_error_c
Dual link: bit 1 link B crc_error_c ; bit 0 link A
crc_error_c
[1:0]
Output
crc_error_c
3G-SDI Level A: bit 1 unused; bit 0 crc_error_c
3G-SDI Level B: bit 1 link A crc_error_c ;
bit 0 link B crc_error_c
February 2013
Altera Corporation
Serial Digital Interface (SDI) MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。