参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 137/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页当前第137页第138页第139页第140页
Additional Information
This chapter provides additional information about the document and Altera.
Document Revision History
The following table shows the revision history for this user guide.
Date
Version
■
■
■
■
Changes
Updated Table 1–2 , Table 1–4 , Table 1–5 , and Table 1–7 for version 12.1 release.
Added a note in Table 3–13 to include information about Arria V and Stratix V devices.
February 2013
12.1
■
■
■
Added Table 3–14 —transceiver PHY management clock and reset signals.
Added data width information for SDI_RECONFIG_TOGXB and SDI_RECONFIG_FROMGXB
■
■
■
■
■
■
Added information about Arria V and Stratix V devices.
Updated Table 1–2 , Table 1–5 , Table 1–6 , and Table 1–7 for version 11.1 release.
Updated “Parameterizing” section to include additional steps to turn on the Enable TX PLL
select for 1/1.000 and 1/1.001 data rate reconfiguration option.
November 2011
11.1
■
■
■
■
■
feature.
Updated Table 3–21 with Enable TX PLL select for 1/1.000 and 1/1.001 data rate
reconfiguration parameter.
Updated Table 4–1 , Table 4–4 , and Table 4–14 to include information about asynchronous
and synchcronous modes.
Added information about accessing transceiver.
Updated Table 3–12 with new signals, refclk_rate and rx_video_format .
July 2011
11.0
■
Updated the high-level block diagram of design example for the SDI Audio IP Core to
include AES input and output modules.
■
■
Updated the SDI Audio IP Core register maps.
Added two new GUI parameters for SDI MegaCore function: Enable Spread Spectrum
December 2010
10.1
■
feature and Tolerance to consecutive missed EAV .
Added a chapter on the SDI Audio IP Cores: SDI Audio Embed, Audio Extract, Clocked
Audio Input, and Clocked Audio Output MegaCore functions.
February 2013
Altera Corporation
Serial Digital Interface (SDI) MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。