参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 94/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页当前第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
4–6
Chapter 4: SDI Audio IP Cores
SDI Audio Embed MegaCore Function
Embed MegaCore function in SOPC Builder.
Table 4–5. Avalon-ST Audio Signals for SDI Audio Embed MegaCore Function
Signal
aud( n) _clk
aud( n) _ready
aud( n) _valid
Width
[0:0]
[0:0]
[0:0]
Direction
Input
Output
Input
Description
Clocked audio clock. All the audio input signals are
synchronous to this clock.
Avalon-ST ready signal. Assert this signal when the
device is able to receive data.
Avalon-ST valid signal. The MegaCore function
asserts this signal when it receives data.
Avalon-ST start of packet signal. The MegaCore
aud( n) _sop
[0:0]
Input
function asserts this signal when it is starting a new
frame.
aud( n) _eop
aud( n) _channel
aud( n) _data
[0:0]
[7:0]
[23:0]
Input
Input
Input
Avalon-ST end of packet signal. The MegaCore
function asserts this signal when it is ending a frame.
Avalon-ST select signal. Use this signal to select a
specific channel.
Avalon-ST data bus. This bus transfers data.
(1) (n) represents the channel number.
you turn off the Include Avalon-MM Control Interface parameter.
Table 4–6. Direct Control Interface Signals (Part 1 of 2)
Signal
reg_clk
audio_control
extended_control
video_status
audio_status
cs_control
sine_freq_ch1
sine_freq_ch2
sine_freq_ch3
sine_freq_ch4
csram_addr
Width
[0:0]
[7:0]
[7:0]
[7:0]
[7:0]
[15:0]
[7:0]
[7:0]
[7:0]
[7:0]
[5:0]
Direction
Input
Input
Input
Output
Output
Input
Input
Input
Input
Input
Input
Description
Clock for the direct control interface.
This signal does the same function as the audio control
This signal does the same function as the extended control
This signal does the same function as the video status
This signal does the same function as the audio status
This signal does the same function as the channel status
This signal does the same function as the sine channel 1
This signal does the same function as the sine channel 2
This signal does the same function as the sine channel 3
This signal does the same function as the sine channel 4
Channel status RAM address.
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。