参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 58/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页当前第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
3–28
Chapter 3: Functional Description
Block Description
Table 3–10. Transceiver Dynamic Reconfiguration Requirements
SDI Standard
SD-SDI
HD-SDI
3G-SDI
Dual link
Dual standard
Triple standard
Receiver
No
No
No
No
Yes
Yes
Transmitter
Yes
Yes
Yes
Yes
Yes
Yes
Duplex
Yes
Yes
Yes
Yes
Yes
Yes
(1) If the additional serial reference clock feature is enabled, the transmitters require dynamic reconfiguration to
enable toggling switching between the two input clocks.
Table 3–11. SDI Standard Rates
SDI Standard
SD-SDI
Data Rate
270 Mbps
Oversampling
11 times
Transceiver
Rate (MHz)
2,970
Transceiver
Reference Clock
(MHz)
148.5
rx_clk Rate
148.5
HD-SDI
3G-SDI
1.485 Gbps
2.970 Gbps
None
None
1,485
2,970
148.5
148.5
74.25
148.5
(1) Also supports the 1/1.001 rates for all supported devices, except Cyclone IV GX devices. For Cyclone IV GX
devices, the transceiver reference clock must be 148.35 MHz to support the 1/1.001 rates.
To reprogram the transceivers, you must include the ALT2GXB_RECONFIG or
ALTGX_RECONFIG megafunction in your design. However, to reprogram
Arria II GX or Stratix IV device family, you require an ALTGX_RECONFIG
megafunction. You can get this parameterization from the
example\a2gx_tr\source\sdi_dprio_siv directory in the example design. Similarly,
to reprogram Cyclone IV GX device family with channel reconfiguration mode, you
require a slightly different configuration of the ALTGX_RECONFIG megafunction.
You can get this parameterization from the
simulation\modelsim\trsdi_c4gx\channel_reconfig\testbench\pattern_gen
directory in the example simulation.
f For more information about the ALT2GXB_RECONFIG megafunction, refer to the
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。