参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 26/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
2–12
Chapter 2: Getting Started
Specifying Constraints
2. Edit the Tcl script so that the transceiver top-level reference clock matches the
clock pin names that you have chosen for your design, for example
tx_serial_refclk_top1 . Locate tx_serial_refclk_name in the script and change
to tx_serial_refclk_top1 .
1
The SDI triple standard transmitter has a transceiver top-level reference
clock, tx_serial_refclk .
3. Execute the Tcl script to patch the generated .sdc script with the new clock names.
1
A back-up copy of the .sdc script is created before the patch is made, and
any edits that were previously made to the .sdc script are preserved.
4. Execute the Tcl script in the Quartus II software, and follow these steps:
a. On the Tools menu, click Tcl script.
b. Select the Tcl script of the instance SDI triple standard transmitter, and click
Run.
5. Perform steps 2 to 4 for the SDI triple standard receiver instance.
Multiple Channels
The following section describes what you must do if your design requires multiple
channels using four instances of SDI triple standard transmitter and four instances of
SDI triple standard receiver. In this case, assume that you must fit all instances into
Transceiver Bank 1 and 2 as shown in Figure 2–4 , and the SDI instances in both banks
have the same video standard. You do not have to regenerate the SDI instances in
Transceiver Bank 2.
Figure 2–4. Instantiating Multiple Channels of SDI Instances Sharing Same Reference Clock
SYSTEM TOP LEVEL
Transceiver Bank 1
tx_serial_refclk_top1
SDI triple standard transmitter A
starting_channel_number = 0
SDI triple standard transmitter B
starting_channel_number = 8
SDI triple standard receiver A
starting_channel_number = 4
SDI triple standard receiver B
starting_channel_number = 12
rx_serial_refclk_top1
Transceiver Bank 2
SDI triple standard transmitter A
starting_channel_number = 0
SDI triple standard transmitter B
starting_channel_number = 8
Serial Digital Interface (SDI) MegaCore Function
User Guide
SDI triple standard receiver A
starting_channel_number = 4
SDI triple standard receiver B
starting_channel_number = 12
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。