参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 62/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页当前第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
3–32
Chapter 3: Functional Description
Block Description
The transceiver megafunction is embedded inside the SDI MegaCore function. The
reprogramming ports ( reconfig_togxb[3:0] and reconfig_fromgxb[<(N×16)-1>:0] )
for the transceiver megafunction are brought to the top-level interfaces of the
MegaCore function. This interface only connects to the ALT2GXB_RECONFIG or
ALTGX_RECONFIG block.
Figure 3–19 shows the block diagram of how the SDI MegaCore function and the
ALT2GXB_RECONFIG megafunction are connected when you use the transmitter
clock multiplexer feature.
Figure 3–20. Transceiver Dynamic Reconfiguration for Transmitter Clock Multiplexer Block Diagram
ROM (Hold MIF)
ROM_CLK_ENABLE
ALT2GXB
RECONFIG_TOGXB[2:0]
ROM_ADDRESS
RECONFIG_INST
RECONFIG_FROMGXB[0]
ROM_DATA_OUT
SDI_RECONFIG_DONE
SDI IP Core - Duplex
ALT2GXB_INST
TX_PLL_SELECT
RECONFIG Control
and Intercept
User Logic
SDI_START_RECONFIG
Protocol
Transmitter
only
SDI IP Core - Transmitter
ALT2GXB_INST
User Logic
Encrypted RECO N FIG Megaf u nction
Protocol
Encrypted SDI IP Core
When enabling the transmitter clock multiplexer feature, the ALT2GXB_RECONFIG
block handles the programming of the ROM contents to the transceiver megafunction.
The ROM holds the information setting for the default reference clock selection of the
TX PLL in the transmitter, as well as the values of the logical_tx_pll_sel and
logical_tx_pll_sel_en pins. The reconfiguration control and intercept user logic
block detects changes in the trigger port, sets the logical_tx_pll_sel and
logical_tx_pll_sel_en to the corresponding value, and initiates the reprogramming
of the transmitter megafunction.
ALT2GXB_RECONFIG Connections for Receiver
The SDI_START_RECONFIG and SDI_RECONFIG_DONE signals handle the handshaking
between the SDI MegaCore function and the user logic. The RX_STD signal must select
the correct transceiver setting.
1
reconfiguration.
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。