参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 96/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页当前第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
4–8
Chapter 4: SDI Audio IP Cores
SDI Audio Embed MegaCore Function
Register Maps
function.
Table 4–8. SDI Audio Embed MegaCore Function Register Map
Bytes Offset
00h
01h
02h
03h
04h
05h
06h–07h
08h
09h
0Ah
0Bh
0Ch–0Fh
10h–3Fh
Table 4–9. SDI Audio Embed MegaCore Function Register Map
Name
Audio Control Register
Extended Control Register
Video Status Register
Audio Status Register
Channel Status Control Registers (3:0)
Channel Status Control Registers (7:4)
Reserved
Sine Channel 1 Frequency
Sine Channel 2 Frequency
Sine Channel 3 Frequency
Sine Channel 4 Frequency
Reserved
Channel Status RAM (0×00), (0×01), ... (0×2F)
Bit
Name
Access
Description
Audio Control Register
Enables the embedding of each audio group. When working with
HD-SDI or 3G-SDI video, embedding of the audio control packet is
also enabled when one or more audio groups are enabled.
The following bits correspond to the number of audio groups you
3:0
7:4
Audio group enable
Unused
RW
—
specify:
Bit [0] = Audio group 1
■
Bit [1] = Audio group 2
■
Bit [2] = Audio group 3
■
Bit [3] = Audio group 4
■
Reserved for future use.
Extended Control Register
When you specify the Channel Status RAM parameter to 2 , this field
2:0
Channel status RAM
select
RW
selects the channel pair for the RAM written to by registers 10h to
3Fh. If you specify the Channel Status RAM parameter to 0 or 1 ,
ignore this signal.
3
4
7:5
Unused
Test sine generator
enable
Unused
—
RW
—
Reserved for future use.
When set to 1b , this bit ignores the audio inputs and uses the output
of the sine generator as the data for each audio group.
Reserved for future use.
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。