参数资料
| 型号： | IP-SDI |
| 厂商： | Altera |
| 文件页数： | 80/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页当前第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
3–50
Chapter 3: Functional Description
Signals
Table 3–17. Receiving Video Format Specification (Part 2 of 2)
rx_video_format
rx_video_format
Video
Standard
1080p60
1080p59.94
Total Active
Lines
1080
Word per
Total Line
2200
Rate
60
59.94
rx_video_format
[7:5]
1
[4]
Progressive/
Interlace
1
[3:0]
Frame Rate
7
6
1080p50
1080p30
1080p29.97
2640
2200
50
30
29.97
5
4
3
1080p25
1080
2640
25
1
1
2
1080p24
1080p23.97
2750
24
23.97
1
0
Table 3–18. Status Signals (Part 1 of 2)
Signal
Width
Direction
Description
Received ancillary data.
SD-SDI: bits 19:10 unused; bits 9:0 Cb, Y, Cr, Y multiplex
HD-SDI: bits 19:10 Y; bits 9:0 C
rx_anc_data
[(20 N – 1):0]
Output
Dual link: bits 39:30 Y (link B); bits 29:20 C (link B);
bits 19:10 Y (link A); bits 9:0 C (link A)
3G-SDI Level A: bits 19:10 Y; bits 9:0 C
3G-SDI Level B: bits 19:10 Cb, Y, Cr, Y multiplex (link A);
bits 9:0 Cb, Y, Cr, Y multiplex (link B)
Ancillary data or checksum error.
SD-SDI: bits 3:1 unused; bit 0 rx_anc_error
HD-SDI: bits 3:2 unused; bit 1 Y; bit 0 C
rx_anc_error
[3:0]
Output
Dual link: bit 3 Y (link B); bit 2 C (link B); bit 1 Y (link A);
bit 0 C (link A)
3G-SDI Level A: bits 3:2 unused; bit 1 Y; bit 0 C
3G-SDI Level B: bit 3 Y (link A); bit 2 C (link A);
bit 1 Y (link B); bit 0 C (link B)
Ancillary data valid. Asserted to accompany data ID (DID),
secondary data ID/data block number (SDID/DBN), data
count (DC), and user data words (UDW) on rx_anc_data .
SD-SDI: bits 3:1 unused; bit 0 rx_anc_valid
rx_anc_valid
[3:0]
Output
HD-SDI: bits 3:2 unused; bit 1 Y; bit 0 C
Dual link: bit 3 Y (link B); bit 2 C (link B); bit 1 Y (link A);
bit 0 C (link A)
3G-SDI Level A: bits 3:2 unused; bit 1 Y; bit 0 C
3G-SDI Level B: bit 3 Y (link A); bit 2 C (link A);
bit 1 Y (link B); bit 0 C (link B)
Serial Digital Interface (SDI) MegaCore Function
User Guide
February 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
| IP-SRAM/QDRII | IP QDRII SRAM CONTROLLER |
| IP-VITERBI/SS | IP VITERBI LOW-SPEED |
| IP4220CZ6,125 | IC USB DUAL ESD PROTECT 6TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IP-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。