- 您现在的位置：买卖IC网 > PDF目录98071 > S5933QE (APPLIEDMICRO INC) PCI BUS CONTROLLER, PQFP160 PDF资料下载
参数资料
| 型号： | S5933QE |
| 厂商： | APPLIEDMICRO INC |
| 元件分类： | 总线控制器 |
| 英文描述： | PCI BUS CONTROLLER, PQFP160 |
| 封装： | PLASTIC, QFP-160 |
| 文件页数： | 49/176页 |
| 文件大小： | 823K |
| 代理商： | S5933QE |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页当前第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页
3-155
PASS-THRU OVERVIEW
S5933
Figure 10. Pass-Thru Signals after a Target Requested Retry
BPCLK
STOP#
1
0h
Fh
2Ch
0h
PTATN#
PTBURST#
PTNUM[1:0]
PTWR
PTBE[3:0]#
SELECT#
ADR[6:2]
BE[3:0]#
RD#
DQ[31:0]
PTRDY#
Data
Internal byte lane steering may be used whether the
MODE input defines a 16-bit or 32-bit Add-On interface.
When a 16-bit Add-On interface is used, the ADR1 in-
put is used in conjunction with the byte enables to steer
data into the proper APTD register byte locations.
If MODE defines a 16-bit interface, only 16-bits of ad-
dress are driven when PTADR# is asserted. If more
than 16-bits of address are required, the Pass-Thru Ad-
dress Register (APTA) must be read with SELECT#,
RD#, byte enable and address inputs. Two consecutive
reads are required to latch all of the address information
(one with ADR1=0, one with ADR1=1).
Regardless of MODE, various data widths may be
used. For Pass-Thru writes (Add-On APTD reads),
Add-On logic must read the APTD register one byte
or one word at a time (depending on the Add-On bus
width). The internal data bus is steered to the correct
portion of APTD using the BE[3:0]# inputs. Table 1
shows the byte lane steering mechanism used by the
S5933. The BYTEn symbols indicate data bytes in
the Pass-Thru Data Register.
When a read is performed with a BEn# input as-
serted, the corresponding PTBEn# output is
deasserted. Add-On logic cycles through the byte en-
ables to read the entire APTD register. Once all data
is read (PTBE[3:0]# are deasserted), PTRDY# is as-
serted by the Add-On, completing the access.
For Pass-Thru reads (Add-On APTD writes), the bytes
requested by the PCI initiator are indicated by the
PTBE[3:0]# outputs. Add-On logic uses the PTBE[3:0]#
signals to determine which bytes must be written (and
which bytes have already been written). For example, a
3
2
1
0
DQ[31:24]
APTD Register Read Byte Lane Steering
Byte Enables
DQ[23:16]
DQ[15:8]
DQ[7:0]
x
0
BYTE3
BYTE2
BYTE1
BYTE0
x
0
1
BYTE3
BYTE2
BYTE1
x
0
1
BYTE3
BYTE2
BYTE3
BYTE2
0
1
BYTE3
Table 1. Byte Lane Steering for Pass-Thru Data
Register Read (PCI Write)
PT-Bus Width
BYTE3
APTD Register Write Byte Lane Steering
Defined
BYTE2
BYTE1
BYTE0
32-Bit Data Bus DQ[31:24] DQ[23:16]
DQ[15:8]
DQ[7:0]
16-Bit Data Bus DQ[15:8]
DQ[7:0]
DQ[15:8]
DQ[7:0]
8-Bit Data Bus
DQ[7:0]
Table 2. Byte Lane Steering for Pass-Thru
Data Register Write (PCI Read)
PCI initiator performs a byte Pass-Thru read from an 8-
bit Pass-Thru region with PCI BE2# asserted. On the
Add-On interface, PTBE2# is asserted, indicating that the
PCI initiator requires data in this byte. Once the Add-On
writes APTD, byte 2, PTBE2# is deasserted, and the
Add-On may assert PTRDY#, completing the cycle.
Table 2 shows how the external Add-On data bus is
steered to the Pass-Thru Data Register bytes. This
mechanism is determined by the Pass-Thru region bus
width defined during initialization (see Section 12.3).
The BYTEn symbols indicate data bytes in the Pass-
Thru Data Register. For example, an 8-bit Add-On write
with BE1# asserted results in the data on DQ[7:0] being
steered into BYTE1 of the APTD register.
相关PDF资料 |
PDF描述 |
|---|---|
| S6A0032 | 16 X 80 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC138 |
| S6A0069 | 16 X 40 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC80 |
| S6A0078 | 34 X 120 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC183 |
| S80296SA40 | 16-BIT, 40 MHz, MICROCONTROLLER, PQFP100 |
| S80486-DX4-75-S-V-8-B | 32-BIT, 75 MHz, MICROPROCESSOR, PQFP208 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| S5935 | 制造商:AMCC 制造商全称:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S5935_07 | 制造商:AMCC 制造商全称:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S59355QRC | 制造商:AppliedMicro 功能描述: |
| S5935QF | 制造商:AMCC 制造商全称:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S5935QRC | 制造商:AppliedMicro 功能描述:PCI Master Device 160-Pin PQFP |
发布紧急采购，3分钟左右您将得到回复。