参数资料
| 型号： | IP-RIOPHY |
| 厂商： | Altera |
| 文件页数： | 110/212页 |
| 文件大小： | 0K |
| 描述： | IP RAPID I/O |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速输入/输出接口，物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页当前第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页
4–60
Chapter 4: Functional Description
Logical Layer Modules
DOORBELL request packets for which RETRY responses are received are resent by
hardware automatically. No retry limit is imposed on outbound DOORBELL messages.
Doorbell Message Reception
DOORBELL request packets received from the Transport layer module are stored in an
internal buffer, and an interrupt is generated on the DOORBELL Avalon-MM slave
interface, if the interrupt is enabled.
The corresponding interrupt status bit is set every time a DOORBELL request packet is
received and resets itself when the Rx FIFO is empty. Software can clear the interrupt
status bit by writing a 1 to this specific bit location of the Doorbell Interrupt Status
register ( Table 6–67 ).
An interrupt is generated when a valid response packet is received and when a
request packet is received. Therefore, when the interrupt is generated, you must check
the Doorbell Interrupt Status register to determine the type of event that triggered
the interrupt.
If the interrupt is not enabled, the external Avalon-MM master must periodically poll
the Rx Doorbell Status register ( Table 6–59 ) to check the number of available
messages before retrieving them from the Rx doorbell buffer.
Appropriate Type 13 response packets are generated internally and sent for all the
received DOORBELL messages. A response with DONE status is generated when the
received DOORBELL packet can be processed immediately. A response with RETRY status
is generated to defer processing the received message when the internal hardware is
busy, for example when the Rx doorbell buffer is full.
Avalon-ST Pass-Through Interface
The Avalon-ST pass-through interface is an optional interface that is generated when
you select the Avalon-ST pass-through interface in the Transport and Maintenance
Transport layer whose destination ID does not match this RapidIO IP core’s base
device ID or whose ftype is not supported by this IP core’s variation are routed to the
Rx Avalon-ST pass-through interface. If you disable destination ID checking, request
packets are instead routed to the Rx Avalon-ST pass-through interface only if they
have ftype s that are not supported by this IP core’s variation. After packets are routed
to the Rx Avalon-ST pass-through interface, they can be further examined by a local
processor or parsed and processed by a custom user function.
The following applications can use the Avalon-ST pass-through interface:
RapidIO MegaCore Function
User Guide
■
■
User implementation of a RapidIO function not supported by this IP core (for
example, data message passing)
User implementation of a custom function not specified by the RapidIO protocol,
but which may be useful for the system application
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPRL2 | 制造商:Carlo Gavazzi 功能描述: |
| IPRL3 | 制造商:Carlo Gavazzi 功能描述: 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM GRN |
| IPRL6 | 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM WHT |
| IP-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-RLDRAMII | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。