参数资料
型号: IP-RIOPHY
厂商: Altera
文件页数: 115/212页
文件大小: 0K
描述: IP RAPID I/O
标准包装: 1
系列: *
类型: MegaCore
功能: 快速输入/输出接口,物理层
许可证: 初始许可证
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页当前第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页
Chapter 4: Functional Description
Error Detection and Management
Table 4–19. RapidIO Header Fields on the gen_tx_data Bus (Part 2 of 2)
4–65
Cycle
5
Field
Payload
Byte24,25
Payload
Byte26,27
Payload
Byte28,29
Payload
Byte30,31
gen_tx_data bus
[63:48]
[47:32]
[31:16]
[15:0]
Value
16'h191a
16'h1b1c
16'h1d1e
16'h1f20
Payload double word 3
Comment
Error Detection and Management
The error detection and management mechanisms in the RapidIO specification and
those built into the RapidIO IP core provide a high degree of reliability. In addition to
error detection, management, and recovery features, the RapidIO IP core also
provides debugging and diagnostic aids.
This section describes the error detection and management features in the RapidIO IP
core.
Physical Layer Error Management
Errors at the Physical layer are mainly of the following two types:
Protocol violations
Transmission errors
Protocol violations can be caused by a link partner that is not fully compliant to the
specification, or can be a side effect of the link partner being reset.
Transmission errors can be caused by noise on the line and consist of one or more bit
errors. The following mechanisms exist for checking and detecting errors:
The receiver checks the validity of the received 8B10B encoded characters,
including the running disparity.
The receiver detects control characters changed into data characters or data
characters changed into control characters, based on the context in which the
character is received.
The receiver checks the CRC of the received control symbols and packets.
The RapidIO IP core Physical layer transparently manages these errors for you. The
RapidIO specification defines both input and output error detection and recovery
state machines that include handshaking protocols in which the receiving end signals
that an error is detected by sending a packet-not-accepted control symbol, the
transmitter then sends an input-status link-request control symbol to which the
receiver responds with a link-response control symbol to indicate which packet
requires transmission. The input and output error detection and recovery state
machines can be monitored by software that you create to read the status of the Port
0 Error and Status CSR ( Table 6–10 on page 6–7 ).
May 2013
Altera Corporation
RapidIO MegaCore Function
User Guide
相关PDF资料
PDF描述
IP-RLDRAMII IP RLDRAM II CONTROLLER
IP-RSDEC IP REED-SOLOMON DECODER
IP-SDI IP VIDEO INTERFACE - SDI
IP-SDRAM/DDR2 IP DDR2 SDRAM CONTROLLER
IP-SLITE2 IP SERIALLITE II
相关代理商/技术参数
参数描述
IPRL2 制造商:Carlo Gavazzi 功能描述:
IPRL3 制造商:Carlo Gavazzi 功能描述: 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM GRN
IPRL6 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM WHT
IP-RLDII/UNI 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors
IP-RLDRAMII 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors