参数资料
| 型号： | IP-RIOPHY |
| 厂商： | Altera |
| 文件页数： | 68/212页 |
| 文件大小： | 0K |
| 描述： | IP RAPID I/O |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速输入/输出接口，物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页当前第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页
4–18
■
■
■
■
■
■
Chapter 4: Functional Description
Physical Layer
CRC error—when a CRC error is detected, the packet_crc_error signal is asserted
for one rxclk clock period. If the packet size is at least 64 bytes, the arxerr signal is
asserted. If the packet size is less than 64 bytes, the errored packet does not reach
the receive Atlantic interface.
Stomp—the arxerr signal is asserted if a stomp control symbol is received in the
midst of a packet, causing it to be prematurely terminated.
Packet size—if a received packet exceeds the allowable size, it is cut short to the
maximum allowable size (276 bytes total), and arxerr and arxeop are asserted on
the last word.
Outgoing symbol buffer full—under some congestion conditions, there may be no
space in the outgoing symbol buffer for the packet_accepted control symbol. In
this case, the packet cannot be acknowledged and must be retried. Thus, arxerr is
asserted to indicate to the downstream circuit that the received packet should be
ignored because it will be retried.
Control symbol error —if an embedded or packet-delimiting control symbol is
errored, arxerr is asserted and the packet in which it is embedded should be
retransmitted by the far end as part of the error recovery process.
Character error—if an errored character (an invalid 10-bit code, or a character of
wrong disparity) or an illegal character (any control character other than the
non-delimiting Start of Control (SC) character inside a packet) is received within a
packet, the arxerr and arxeop signals are asserted and the rest of the packet is
dropped.
Atlantic Interface Receive Buffer and Control Block
The Atlantic-interface receiver block accepts packet data from the low-level interface
receiver module and stores the data in its receive buffer. The receiver buffer is
partitioned into 64-byte blocks that are allocated from a free queue and returned to the
free queue when no longer needed. As many as five 64-byte blocks may be required to
store a packet.
Priority Threshold Values
The Atlantic-interface receiver block implements the RapidIO specification deadlock
prevention rules by accepting or retrying packets based on three programmable
threshold levels, called Priority Threshold values. The algorithm uses the packet’s
priority field value. The block determines whether to accept or retry a packet based on
its priority, the threshold values, and the number of free blocks available in the
receiver buffer, using the following rules:
■
■
■
■
Packets of priority 0 (lowest priority) are retried if the number of available free
64-byte blocks is less than the Priority 0 Threshold.
Packets of priority 1 are retried only if the number of available free 64-byte blocks
is less than the Priority 1 Threshold.
Packets of priority 2 are retried only if the number of available free 64-byte blocks
is less than the Priority 2 Threshold.
Packets of priority 3 (highest priority) are retried only if the receiver buffer is full.
The default threshold values are:
RapidIO MegaCore Function
User Guide
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPRL2 | 制造商:Carlo Gavazzi 功能描述: |
| IPRL3 | 制造商:Carlo Gavazzi 功能描述: 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM GRN |
| IPRL6 | 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM WHT |
| IP-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-RLDRAMII | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。