参数资料
| 型号： | IP-RIOPHY |
| 厂商： | Altera |
| 文件页数： | 45/212页 |
| 文件大小： | 0K |
| 描述： | IP RAPID I/O |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速输入/输出接口，物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页当前第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页
Chapter 3: Parameter Settings
3–9
I/O and Doorbell Settings
Port Write
The Port Write options control whether the port-write requests are transmitted or
received by the Maintenance Logical layer module. These options are supported only
if the Maintenance Logical layer has an Avalon-MM slave port.
Port Write Tx Enable
Port Write Tx enable turns on or turns off the transmission of port-write requests by
the Maintenance Logical layer module.
Port Write Rx Enable
Port Write Rx enable turns on or turns off the reception of port-write requests by the
Maintenance Logical layer module.
I/O and Doorbell Settings
This page lets you enable and configure the Input/Output and Doorbell Logical layer
modules.
I/O Logical Layer Interfaces
I/O logical layer Interfaces selects whether or not to add a master/slave Avalon-MM
interface. You can specify one of the following options:
■
■
■
■
Avalon-MM Master and Slave
Avalon-MM Master
Avalon-MM Slave
None
I/O Slave Address Width
I/O slave address width specifies the Input/Output slave address width. The default
width is 30 bits.
I/O Read and Write Order Preservation
I/O read and write order preservation controls support for order preservation
between read and write operations ( NWRITE , NWRITE_R , SWRITE , and NREAD requests) in
the I/O Avalon-MM Logical layer slave module. By default this feature is turned off.
This option is available only if you set I/O logical layer Interfaces to Avalon-MM
Master and Slave or Avalon-MM Slave .
Whether you turn on this feature or not, as required by the Avalon-MM specification,
each individual Logical layer Avalon-MM slave module preserves response order.
Even if the responses to two requests from the same Logical layer Avalon-MM slave
module arrive in reverse order on the RapidIO link, the Logical layer module enforces
the response order on the Avalon-MM interface. The slave module enforces the order
by maintaining a queue of the Transaction IDs of transactions awaiting responses
from the RapidIO link.
May 2013
Altera Corporation
RapidIO MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPRL2 | 制造商:Carlo Gavazzi 功能描述: |
| IPRL3 | 制造商:Carlo Gavazzi 功能描述: 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM GRN |
| IPRL6 | 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM WHT |
| IP-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-RLDRAMII | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。