参数资料
型号: IP-RIOPHY
厂商: Altera
文件页数: 114/212页
文件大小: 0K
描述: IP RAPID I/O
标准包装: 1
系列: *
类型: MegaCore
功能: 快速输入/输出接口,物理层
许可证: 初始许可证
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页当前第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页
4–64
Chapter 4: Functional Description
Logical Layer Modules
Figure 4–32 shows a response to a 32-byte NREAD request in a RapidIO IP core with
16-bit device ID. Table 4–19 shows the composition of the fields in the RapidIO packet
header and the payload as they correspond to each clock cycle. The gen_tx_empty bits
indicate a value of 0, because all bytes of the last word are read.
Table 4–19. RapidIO Header Fields on the gen_tx_data Bus (Part 1 of 2)
Cycle
Field
gen_tx_data bus
Value
Comment
Value is a don’t care, because it is overwritten by the
ackID
[63:59]
5'h00
Physical layer ackID value before the packet is
transmitted on the RapidIO link.
rsvd
CRF
[58:57]
[56]
2'h0
1'b0
Priority of the RESPONSE packet. Value must be
prio
[55:54]
2'b10
incremented from the priority value of the REQUEST
packet. For example, prio value 2’b10 indicates that the
original request had a priority value of 2’b01.
tt
[53:52]
2'h1
Indicates 16-bit device IDs.
1
2
3
4
ftype
destinationId
sourceId
ttype
status
targetTID
Payload Byte0,1
Payload Byte2,3
Payload Byte4,5
Payload Byte6,7
Payload Byte8,9
Payload
Byte10,11
Payload
Byte12,13
Payload
Byte14,15
Payload
Byte16,17
Payload
Byte18,19
Payload
Byte20,21
Payload
Byte22,23
[51:48]
[47:32]
[31:16]
[15:12]
[11:8]
[7:0]
[63:48]
[47:32]
[31:16]
[15:0]
[63:48]
[47:32]
[31:16]
[15:0]
[63:48]
[47:32]
[31:16]
[15:0]
4'hd
16'hccdc
16'haaba
4'h8
4'h0
8'h00
16'h0102
16'h0304
16'h0506
16'h0708
16'h090a
16'h0b0c
16'h0d0e
16'h0f10
16'h1112
16'h1314
16'h1516
16'h1718
A value of 4'hd (13 decimal) indicates a Response Class
packet.
A value of 8 indicates a RESPONSE transaction with data
payload.
A value of 0 indicates DONE . Requested transaction has
been successfully completed.
Value in the response packet matches the sourceTID of
the corresponding request packet.
Payload double word 0
Payload double word 1
Payload double word 2
RapidIO MegaCore Function
User Guide
May 2013 Altera Corporation
相关PDF资料
PDF描述
IP-RLDRAMII IP RLDRAM II CONTROLLER
IP-RSDEC IP REED-SOLOMON DECODER
IP-SDI IP VIDEO INTERFACE - SDI
IP-SDRAM/DDR2 IP DDR2 SDRAM CONTROLLER
IP-SLITE2 IP SERIALLITE II
相关代理商/技术参数
参数描述
IPRL2 制造商:Carlo Gavazzi 功能描述:
IPRL3 制造商:Carlo Gavazzi 功能描述: 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM GRN
IPRL6 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM WHT
IP-RLDII/UNI 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors
IP-RLDRAMII 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors