参数资料
| 型号： | IP-RIOPHY |
| 厂商： | Altera |
| 文件页数： | 132/212页 |
| 文件大小： | 0K |
| 描述： | IP RAPID I/O |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速输入/输出接口，物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页当前第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页
5–10
Chapter 5: Signals
Transport and Logical Layer Signals
f For more information, refer to “Device Options” on page 3–1 and the appropriate
device handbook. For more information about offset cancellation, refer to the relevant
device handbook.
Register-Related Signals
Table 5–13. Register-Related Signals
Signal
ef_ptr[15:0]
Direction
Input
Clock
Domain
txclk
Description
Most significant bits [31:16] of the PHEAD0 register.
Exported by
Qsys
yes
This output reflects the value of the Master Enable bit
of the Port General Control CSR, which indicates
whether this device is allowed to issue request packets.
master_enable
Output
txclk
If the Master Enable bit is not set, the device may
only respond to requests. User logic connected to the
yes
Avalon-ST pass-through interface should honor this
value and not cause the Physical layer to issue request
packets when it is not allowed.
Most significant bits [31:8] of PRTCTRL register. User
logic connected to the pass-through interface that
port_response_timeout
[23:0]
Output
txclk
results in request packets requiring a response can use
this value to check for request to response time-out.
This signal is present in Physical-layer-only variations
yes
and in variations that include the Avalon-ST
pass-through interface.
Transport and Logical Layer Signals
Maintenance, Input/Output, and Doorbell Logical layer modules of the RapidIO IP
core. For a list of descriptions of the pins and signals used and generated by the
Clock and Reset Signals
layer and all Logical layer modules exist.
Avalon-MM Interface Signals
Signals on Avalon-MM interfaces are in the Avalon system clock domain.
1
RapidIO MegaCore Function
User Guide
When you instantiate the IP core with the Qsys tool, these signals are automatically
connected and are not visible as inputs or outputs of the system.
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPRL2 | 制造商:Carlo Gavazzi 功能描述: |
| IPRL3 | 制造商:Carlo Gavazzi 功能描述: 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM GRN |
| IPRL6 | 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM WHT |
| IP-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-RLDRAMII | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。