参数资料
| 型号： | IP-RIOPHY |
| 厂商： | Altera |
| 文件页数： | 71/212页 |
| 文件大小： | 0K |
| 描述： | IP RAPID I/O |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速输入/输出接口，物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页当前第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页
Chapter 4: Functional Description
Physical Layer
4–21
■
Receiver times out while waiting for link-request .
The following event also causes the receive buffer to be flushed, and any stored
packets to be lost:
■
Receive four consecutive link-request control symbols with the cmd set to reset-
device .
Atlantic Interface Transmit Buffer and Control Block
The Atlantic-Interface transmitter block accepts packet data from the Atlantic
interface and stores it in the transmit buffer for the RapidIO link low-level interface
transmitter.
To meet the RapidIO specification requirements for packet priority handling and
deadlock avoidance, the Atlantic-interface transmitter block includes four transmit
queues and four retransmit queues, one for each priority level.
Transmit and Retransmit Queues
As packets are written to the transmitter's Atlantic interface, they are added to the end
of the appropriate priority transmit queue. The transmitter always transmits the
packet at the head of the highest priority nonempty queue. After being transmitted,
the transmit buffer moves the packet to the corresponding priority retransmit queue.
When a packet-accepted control symbol is received for a non-acknowledged
transmitted packet, the transmit buffer block removes the accepted packet from its
retransmit queue.
If a packet-retry control symbol is received, all of the packets in the retransmit
queues are returned to the head of the corresponding transmit queues. The
transmitter sends a restart-from-retr y symbol, and the transmission resumes with
the highest priority packet available, possibly not the same packet that was originally
transmitted and retried. If higher priority packets have been written to the Atlantic
interface since the retried packet was originally transmitted, they are chosen
automatically to be transmitted before lower priority packets are retransmitted.
The Physical layer protocol and flow control engine ensures that a maximum of 31
unacknowledged packets are transmitted, and that the ackID s are used and
acknowledged in incrementing order.
Transmit Buffer
The transmit buffer is the main memory in which the packets are stored before they
are transmitted. The buffer is partitioned into 64-byte blocks to be used on a
first-come, first-served basis by the transmit and retransmit queues.
The following fatal errors cause the transmit buffer to be flushed, and any stored
packets to be lost:
■
■
■
Receive a link-response control symbol with the port_status set to Error .
Receive a link-response control symbol with the port_status set to OK but the
ackid_status set to an ackID that is not pending (transmitted but not
acknowledged yet).
Transmitter times out while waiting for link-response .
May 2013
Altera Corporation
RapidIO MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPRL2 | 制造商:Carlo Gavazzi 功能描述: |
| IPRL3 | 制造商:Carlo Gavazzi 功能描述: 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM GRN |
| IPRL6 | 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM WHT |
| IP-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-RLDRAMII | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。