参数资料
| 型号： | IP-RIOPHY |
| 厂商： | Altera |
| 文件页数： | 144/212页 |
| 文件大小： | 0K |
| 描述： | IP RAPID I/O |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 快速输入/输出接口，物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页当前第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页
6–4
Chapter 6: Software Interface
Physical Layer Registers
Table 6–2. Memory Map (Part 3 of 3)
Address
0x1030C
0x10310–0x103FC
0x10400
0x10404
0x10408
0x1040C
0x10410-0x104FC
0x10500
0x10504
0x10508
0x1050C
0x10510
0x10514–0x105FC
0x10600
0x10604–0x107FC
0x10800
0x10804
Name
Reserved
I/O Master Windows 1–15
I/O Slave Window 0 Base
I/O Slave Window 0 Mask
I/O Slave Window 0 Offset
I/O Slave Window 0 Control
I/O Slave Windows 1–15
I/O Slave Interrupt
I/O Slave Interrupt Enable
I/O Slave Pending NWRITE_R
Transactions
I/O Slave Avalon-MM Write
Transactions
I/O Slave RapidIO Write
Requests
Reserved
Rx Transport Control
Reserved
Logical/Transport Layer Error
Detect
Logical/Transport Layer Error
Enable
Used by
—
Input/Output Master Logical layer
Input/Output Slave Logical layer
Input/Output Slave Logical layer
Input/Output Slave Logical layer
Input/Output Slave Logical layer
Input/Output Slave Logical layer
Input/Output Slave Logical layer
Input/Output Slave Logical layer
Input/Output Slave Logical Layer
Input/Output Slave Logical layer and Doorbell module
Input/Output Slave Logical layer and Doorbell module
—
Transport layer
—
Logical/Transport layer
Logical/Transport layer
0x10808
Logical/Transport Layer Address Logical/Transport layer
0x1080C
0x10810
Logical/Transport Layer Device
ID Capture
Logical/Transport Layer Control
Capture
Logical/Transport layer
Logical/Transport layer
Physical Layer Registers
through Table 6–11 describe the registers for the Physical layer of the RapidIO IP core.
The offset values are defined by the RapidIO standard.
Table 6–3. Physical Layer Register Map (Part 1 of 2)
Address
0x100
0x104
0x120
0x124
0x13C
Name
PHEAD0
PHEAD1
PLTCTRL
PRTCTRL
PGCTRL
Description
LP-Serial Register Block Header
Reserved register
Port Link Time-out Control CSR
Port Response Time-out Control CSR
Port General Control CSR
RapidIO MegaCore Function
User Guide
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
| IP-SLITE2 | IP SERIALLITE II |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPRL2 | 制造商:Carlo Gavazzi 功能描述: |
| IPRL3 | 制造商:Carlo Gavazzi 功能描述: 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM GRN |
| IPRL6 | 制造商:Carlo Gavazzi 功能描述:IL FL PB PL 22MM WHT |
| IP-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-RLDRAMII | 功能描述:开发软件 RLDRAM II Controllrs MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。