参数资料
型号: S1C17554B00E10H
元件分类: 微控制器/微处理器
英文描述: 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
封装: 3.137 X 3.137 MM, 0.72 MM HEIGHT, 0.40 MM PITCH, WCSP-48
文件页数: 122/318页
文件大小: 2643K
代理商: S1C17554B00E10H
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页当前第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页
19 UNIVERSAL SERIAL INTERFACE (USI) [S1C17564]
S1C17554/564 TECHNICAL MANUAL
Seiko Epson Corporation
19-21
Receive buffer full interrupt
To use this interrupt, set SRDIE/USI_SIEx register to 1. If SRDIE is set to 0 (default), interrupt requests for this
cause will not be sent to the ITC.
If a received data is loaded into the receive data buffer, the USI module sets SRDIF/USI_SIFx register to 1. If
receive buffer full interrupts are enabled (SRDIE = 1), an interrupt request is sent simultaneously to the ITC. An
interrupt occurs if other interrupt conditions are met. You can inspect the SRDIF flag in the interrupt handler
routine to determine whether the USI (SPI master mode) interrupt is attributable to a receive buffer full. If SR-
DIF is 1, the received data can be read from the receive data buffer by the interrupt handler routine. However,
be sure to check whether a receive error has occurred or not.
Receive error interrupt
To use this interrupt, set SEIE/USI_SIEx register to 1. If SEIE is set to 0 (default), interrupt requests for this
cause will not be sent to the ITC.
The USI module sets SEIF/USI_SIFx register to 1 if an overrun error is detected when receiving data. If receive
error interrupts are enabled (SEIE = 1), an interrupt request is sent simultaneously to the ITC. An interrupt oc-
curs if other interrupt conditions are met. You can inspect the SEIF flags in the interrupt handler routine to de-
termine whether the USI (SPI master mode) interrupt was caused by a receive error. If SEIF is 1, the interrupt
handler routine will proceed with error recovery.
Interrupts in I
19.7.3
2C Master Mode
The I2C master mode includes a function for generating the following two different types of interrupts.
Operation completion interrupt
Receive error interrupt
Operation completion interrupt
To use this interrupt, set IMIE/USI_IMIEx register to 1. If IMIE is set to 0 (default), interrupt requests for this
cause will not be sent to the ITC.
When the operation that initiated by a software trigger has completed, the USI module sets IMIF/USI_IMIFx
register to 1. If operation completion interrupts are enabled (IMIE = 1), an interrupt request is sent simultane-
ously to the ITC. An interrupt occurs if other interrupt conditions are met. You can inspect the IMSTA[2:0]/
USI_IMIFx register in the interrupt handler routine to determine the I2C operation/status that causes the inter-
rupt.
7.3.1 I
Table 19.
2C Master Status Bits
IMSTA[2:0]
Status
0x7
Reserved
0x6
NAK has been received.
0x5
ACK has been received.
0x4
ACK or NAK has been transmitted.
0x3
Receive data buffer is full.
0x2
Transmit data buffer is empty.
0x1
Stop condition has been generated.
0x0
Start condition has been generated.
(Default: 0x0)
Receive error interrupt
To use this interrupt, set IMEIE/USI_IMIEx register to 1. If IMEIE is set to 0 (default), interrupt requests for
this cause will not be sent to the ITC.
The USI module sets IMEIF/USI_IMIFx register to 1 if an overrun error is detected when receiving data. If
receive error interrupts are enabled (IMEIE = 1), an interrupt request is sent simultaneously to the ITC. An
interrupt occurs if other interrupt conditions are met. You can inspect the IMEIF flags in the interrupt handler
routine to determine whether the USI (I2C master mode) interrupt was caused by a receive error. If IMEIF is 1,
the interrupt handler routine will proceed with error recovery.
相关PDF资料
PDF描述
S1C17554B00E10M 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
S1C17554B00E10P 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
S1C17554B00E10R 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
S1C17554D00E10E 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, UUC
S1C17554D00E10F 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, UUC
相关代理商/技术参数
参数描述
S1C17555 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller
S1C17564 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller
S1C17564D111000 制造商:Epson Electronics America Inc 功能描述:16-bit, 128KB Flash (OSC3 = Ceramic)
S1C17564F111100 功能描述:显示驱动器和控制器 16-bit, 128KB Flash RoHS:否 制造商:Panasonic Electronic Components 工作电源电压:2.7 V to 5.5 V 最大工作温度: 安装风格:SMD/SMT 封装 / 箱体:QFN-44 封装:Reel
S1C17565 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller