参数资料
型号: S1C17554B00E10H
元件分类: 微控制器/微处理器
英文描述: 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
封装: 3.137 X 3.137 MM, 0.72 MM HEIGHT, 0.40 MM PITCH, WCSP-48
文件页数: 224/318页
文件大小: 2643K
代理商: S1C17554B00E10H
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页当前第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页
2 CPU
S1C17554/564 TECHNICAL MANUAL
Seiko Epson Corporation
2-5
Classification
Mnemonic
Function
Branch
retd
Return from debug processing
System control
nop
No operation
halt
HALT mode
slp
SLEEP mode
ei
Enable interrupts
di
Disable interrupts
Coprocessor control ld.cw
%rd,%rs
Transfer data to coprocessor
%rd,imm7
ld.ca
%rd,%rs
Transfer data to coprocessor and get results and ag statuses
%rd,imm7
ld.cf
%rd,%rs
Transfer data to coprocessor and get ag statuses
%rd,imm7
*1 The ld.a instruction accesses memories in 32-bit length. During data transfer from a register to a memory, the
32-bit data in which the eight high-order bits are set to 0 is written to the memory. During reading from a memory,
the eight high-order bits of the read data are ignored.
The symbols in the above table each have the meanings specified below.
3.2 Symbol Meanings
Table 2.
Symbol
Description
%rs
General-purpose register, source
%rd
General-purpose register, destination
[%rb]
Memory addressed by general-purpose register
[%rb]+
Memory addressed by general-purpose register with address post-incremented
[%rb]-
Memory addressed by general-purpose register with address post-decremented
-[%rb]
Memory addressed by general-purpose register with address pre-decremented
%sp
Stack pointer
[%sp],[%sp+imm7]
Stack
[%sp]+
Stack with address post-incremented
[%sp]-
Stack with address post-decremented
-[%sp]
Stack with address pre-decremented
imm3,imm5,imm7,imm13
Unsigned immediate (numerals indicating bit length)
sign7,sign10
Signed immediate (numerals indicating bit length)
Reading PSR
2.4
The S1C17554/564 includes the MISC_PSR register for reading the contents of the PSR (Processor Status Regis-
ter) in the S1C17 Core. Reading the contents of this register makes it possible to check the contents of the PSR us-
ing the application software. Note that data cannot be written to the PSR.
PSR Register (MISC_PSR)
Register name Address
Bit
Name
Function
Setting
Init. R/W
Remarks
PSR Register
(MISC_PSR)
0x532c
(16 bits)
D15–8 –
reserved
0 when being read.
D7–5 PSRIL[2:0] PSR interrupt level (IL) bits
0x0 to 0x7
0x0
R
D4
PSRIE
PSR interrupt enable (IE) bit
1 1 (enable)
0 0 (disable)
0
R
D3
PSRC
PSR carry (C) flag
1 1 (set)
0 0 (cleared)
0
R
D2
PSRV
PSR overflow (V) flag
1 1 (set)
0 0 (cleared)
0
R
D1
PSRZ
PSR zero (Z) flag
1 1 (set)
0 0 (cleared)
0
R
D0
PSRN
PSR negative (N) flag
1 1 (set)
0 0 (cleared)
0
R
D[15:8]
Reserved
D[7:5]
PSRIL[2:0]: PSR Interrupt Level (IL) Bits
The value of the PSR IL (interrupt level) bits can be read out. (Default: 0x0)
D4
PSRIE: PSR Interrupt Enable (IE) Bit
The value of the PSR IE (interrupt enable) bit can be read out.
1 (R):
1 (interrupt enabled)
0 (R):
0 (interrupt disabled) (default)
相关PDF资料
PDF描述
S1C17554B00E10M 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
S1C17554B00E10P 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
S1C17554B00E10R 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48
S1C17554D00E10E 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, UUC
S1C17554D00E10F 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, UUC
相关代理商/技术参数
参数描述
S1C17555 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller
S1C17564 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller
S1C17564D111000 制造商:Epson Electronics America Inc 功能描述:16-bit, 128KB Flash (OSC3 = Ceramic)
S1C17564F111100 功能描述:显示驱动器和控制器 16-bit, 128KB Flash RoHS:否 制造商:Panasonic Electronic Components 工作电源电压:2.7 V to 5.5 V 最大工作温度: 安装风格:SMD/SMT 封装 / 箱体:QFN-44 封装:Reel
S1C17565 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller