- 您现在的位置：买卖IC网 > PDF目录16067 > IPR-POSPHY4 (Altera)IP POS-PHY L4 RENEW PDF资料下载
参数资料
| 型号： | IPR-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 11/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页当前第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
Chapter 1: About This MegaCore Function
1–5
MegaCore Verification
In this version of the POS-PHY Level 4 MegaCore function, the Avalon-MM module is
a discrete unit that is instantiated by the MegaWizard ? Plug-In, when Asymmetric
Port Support is turned on.
MegaCore Verification
The POS-PHY Level 4 MegaCore function has been rigorously tested and verified in
hardware for different platforms and environments. Each environment has individual
test suites that are designed to cover the following five categories of testability:
■
■
■
■
■
Sanity
Flow Control
Error Management
Performance
Stress
These test suites contain several testbenches that are grouped and focused on testing
specific features of the POS-PHY Level 4 MegaCore function. These individual
testbenches set unique parameters for each specific feature test.
Results of the hardware verification tests are gathered in I-tested reports available for
different ASSP devices. For example, SPI-4.2 Interoperability with PMC-Sierra’s S/UNI
9953 and SPI-4.2 Interoperability with PMC-Sierra’s S/UNI 10×GE (PM3388) .
f For these reports, contact your local Altera sales representative or FAE.
Performance and Resource Utilization
Table 1–4 and Table 1–6 list the resources and internal speeds for a selection of
variations using the shared buffer with embedded addressing mode.
Table 1–7 and Table 1–9 list the resources and internal speeds for a selection of
variations using the individual buffers mode.
All of the results use the Quartus II software version 8.1 for the following devices:
■
■
■
Cyclone III (EP3C40F780C6)
Stratix III (EP3SE50F780C3)
Stratix IV GX (EP4SGX70DF29C3 and EP4SGX230DF29C3ES)
Table 1–4. Performance—Shared Buffer With Embedded Addressing Mode—Cyclone III Device (Part 1 of 2)
Parameters
Memory Blocks
Data Flow Direction
Receiver
Data Path Width
(bits)
32
32
32
Number of Ports
1
4
10
LEs
1,598
1,603
1,690
M9K
10
10
11
clk (1)
f MAX (MHz)
179
175
162
May 2013
Altera Corporation
POS-PHY Level 4 MegaCore Function User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| MAX6337US20D3+T | IC MPU/RESET CIRC 2.00V SOT143-4 |
| M3CWK-3436R | IDC CABLE - MKC34K/MC34M/MPL34K |
| M3AWK-3436R | IDC CABLE - MSC34K/MC34M/MPL34K |
| M3CKK-3436R | IDC CABLE - MKC34K/MC34M/MPK34K |
| M3AKK-3436R | IDC CABLE - MSC34K/MC34M/MPK34K |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RAPIDIOII | 功能描述:开发软件 RapidIO 1x/2x/4x MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RIOPHY | 功能描述:开发软件 RapidIO MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDRAMII | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。