- 您现在的位置：买卖IC网 > PDF目录16067 > IPR-POSPHY4 (Altera)IP POS-PHY L4 RENEW PDF资料下载
参数资料
| 型号： | IPR-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 86/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页当前第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
5–14
Chapter 5: Functional Description—Transmitter
Error Flagging and Handling
Table 5–2 summarizes the SPI-4.2 protocol errors.
Table 5–2. SPI-4.2 Protocol Error Handling
Error
Condition
■
■
Response
When stat_ts_sync is asserted,
assert err_ts_dip2 .
stat_ts_sync remains asserted
(high).
Single DIP-2 or frame error has been
detected
Assuming the bad_level input is greater
than 1 ( ctl_ts_sync_bad_theshold )
Bit error on bus
■
■
Transmit output data ( TDAT ) is
unaffected.
For pessimistic mode, the received
calendar status is ignored, the status
is not forwarded to the user logic, and
the transmit scheduler is not updated
with new credits.
■
For optimistic mode, no action is
taken. An incorrect status value may
be extracted and passed on to the
scheduler.
■
■
Bit errors on bus
Incorrect status edge
■
When stat_ts_sync is asserted, the
scheduler ignores a value of 11.
Multiple consecutive DIP-2 or frame
errors when sync is detected
Causes the bad_level counter to go over
the bad level threshold
( ctl_ts_sync_bad_theshold)
■
■
■
Calendar multiplier and
Maximum calendar length
values do not match the far-end
values
Receiver is sending incorrect
calendar multiplier or calendar
length values
Receiver sending corrupted
status frames
■
■
■
■
When stat_ts_sync is not asserted,
the state machine returns to the
disabled state and waits for the next
framing pattern.
All credits are revoked.
Data stops transmitting on the nearest
burst unit size boundary or EOP.
Training patterns are sent
continuously.
■
■
The data in the buffer is untouched.
Once the status channel regains sync,
the transmitter restarts, and packet
transfers resume from where they left
off (that is, continue open packets).
Atlantic Interface Error Detection and Handling
When the Atlantic error checking parameter is turned on, a filtering block—the
Atlantic FIFO buffer error checker—is instantiated at the write side of the FIFO buffer
to ensure that only valid packets are written into memory.
The Atlantic FIFO buffer error checker block checks for missing SOP and EOP
markers, for each port. If these markers are found to be missing, their respective
err_aN_msopN and err_aN_meopN signals are asserted and the packet is corrected.
These signals remain high for one aN_atxclk cycle. These error conditions do not
correlate directly—in terms of latency—to the data coming out of the FIFO buffer.
When a missing SOP error is detected, the Atlantic FIFO error checker block asserts
the err_aN_msopN flag and filters the burst. Data following a missing SOP is ignored
for that port until a SOP is detected.
POS-PHY Level 4 MegaCore Function User Guide
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| MAX6337US20D3+T | IC MPU/RESET CIRC 2.00V SOT143-4 |
| M3CWK-3436R | IDC CABLE - MKC34K/MC34M/MPL34K |
| M3AWK-3436R | IDC CABLE - MSC34K/MC34M/MPL34K |
| M3CKK-3436R | IDC CABLE - MKC34K/MC34M/MPK34K |
| M3AKK-3436R | IDC CABLE - MSC34K/MC34M/MPK34K |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RAPIDIOII | 功能描述:开发软件 RapidIO 1x/2x/4x MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RIOPHY | 功能描述:开发软件 RapidIO MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDRAMII | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。