- 您现在的位置：买卖IC网 > PDF目录16067 > IPR-POSPHY4 (Altera)IP POS-PHY L4 RENEW PDF资料下载
参数资料
| 型号： | IPR-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 66/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页当前第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
4–26
Chapter 4: Functional Description—Receiver
Signals
Table 4–8. Atlantic FIFO Buffer Control and Status (Part 2 of 2)
Signal
err_ry_fifo_oflwN
ctl_ry_errchk_chkpkt
Direction Clock Domain
Output
Input –
Static
reset
Description
Indicates that the FIFO buffer has overflowed, and data has
been lost (one for each Atlantic interface).
Atlantic FIFO error checking enable. Disable to ignore
missing SOP and missing EOP detection and correction.
Value applies to all Atlantic buffer levels. Only change at
reset.
err_ry_msopN
err_ry_meopN
Output
Output
rxsys_clk
Indicates a packet was received on the SPI-4.2 bus with a
missing start of packet (one for each Atlantic buffer).
Indicates a packet was received on the SPI-4.2 bus with a
missing end of packet (one for each Atlantic buffer).
Address qualifier for err_ry_meop and err_ry_msop
stat_ry_mp_erradr[7:0]
Output
flags. Only present for the shared buffer with embedded
addressing mode.
Note to Table 4–8 :
(1) For 128-and 64-bit variations, N is equal to log2( buffer size /( data path width × 16). For 32-bit variations, N is equal to log2( buffer size / data
path width ×8).
Table 4–9. SPI-4.2 Channel Control and Status (Part 1 of 3)
Signal
ctl_ry_ae[n:0]
ctl_ry_af[n:0]
Direction Clock Domain
Input
Input
Description
Almost empty defines starving to hungry threshold.
Units are in bytes. Value applies to all Atlantic buffers.
Only change at reset.
Almost full defines hungry to satisfied threshold. Units
are in bytes. Value applies to all Atlantic buffers. Only
change at reset.
ctl_ry_fifostatoverride
ctl_ry_extstat_val (1)
ctl_ry_extstat_adr[7:0] (1)
Input -
Static
Input
Input
rxsys_clk
Asserting this signal allows external logic to control the
outgoing status of each port. Only change at reset.
Valid qualifier for the external status input. This value is
ignored if ctl_ry_fifostatoverride is deasserted.
Port number for the external status value. This value is
ignored if ctl_ry_fifostatoverride is deasserted.
Status for port indicated by ctl_ry_extstat_adr .
ctl_ry_extstat[1:0] (1)
Input
Input -
This value is ignored if ctl_ry_fifostatoverride is
deasserted.
Controls the edge of rsclk on which transitions of
ctl_rs_statedge
Static
constant
rsclk
rstat occur. (1 = positive edge, 0 = negative edge).
Only change at reset.
(1) The external status address you provide does not have to be incrementing or have any set sequence. You can provide any address value, at any
time. If the external address provided is for an unprovisioned port, the value is written into the internal RAM at that address, but the internal
status block never reads from that location.
POS-PHY Level 4 MegaCore Function User Guide
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| MAX6337US20D3+T | IC MPU/RESET CIRC 2.00V SOT143-4 |
| M3CWK-3436R | IDC CABLE - MKC34K/MC34M/MPL34K |
| M3AWK-3436R | IDC CABLE - MSC34K/MC34M/MPL34K |
| M3CKK-3436R | IDC CABLE - MKC34K/MC34M/MPK34K |
| M3AKK-3436R | IDC CABLE - MSC34K/MC34M/MPK34K |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RAPIDIOII | 功能描述:开发软件 RapidIO 1x/2x/4x MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RIOPHY | 功能描述:开发软件 RapidIO MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDRAMII | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。