- 您现在的位置：买卖IC网 > PDF目录16067 > IPR-POSPHY4 (Altera)IP POS-PHY L4 RENEW PDF资料下载
参数资料
| 型号： | IPR-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 119/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页当前第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
C. Optimum Frequency for rxsys_clk
The MegaCore function’s protocol logic and all Atlantic FIFO buffers share a common
clock called rxsys_clk that clocks both the write and read sides of the Atlantic FIFO
buffers. Table C–1 shows the rxsys_clk clock frequency restrictions.
Table C–1. rxsys_clk Frequency Restrictions
Data Path
Width (Bits)
32
64
128
Restriction
Label
a
a
a
b
Restriction
rxsys_clk frequency ?? rdint_clk frequency
rxsys_clk frequency ?? [Ceiling (C1) / C1] × rdint_clk frequency
where C1 = (Packet Length +2)/8 (1)
rxsys_clk frequency ?? (Ceiling (C1, 1) / C1) × rdint_clk frequency
where C1 = (Packet Length +2)/16 (1)
rxsys_clk frequency ?? rsclk × (Status Frame Length + 1)/(Status Frame Length)
Note to Table C–1 :
(1) For packet lengths ? 16 bytes, C1 = 1.
Restriction (a) is imposed by the SOP alignment block, which moves the SOP for each
packet into the first-byte position. This move slows the pipeline and temporarily fills
up the alignment buffer. If the higher frequency requirement is not met, the alignment
buffer may overflow. To guarantee correct system operation, the smallest expected
packet size should be used, and the assumption that the MegaCore function is
receiving a constant stream of packets is made.
Restriction (b) comes from the status generation. The MegaCore function requires one
clock cycle more than the length of the status frame to generate a status frame. This
cycle is added on the rxsys_clk domain, thus it must be faster than rsclk . If this
requirement is not met, the MegaCore function does not operate correctly,
err_ry_stat_fifo is asserted periodically, and the status generated is invalid. The
worst case is the minimum length status frame which is three cycles long, giving a
ratio of 4/3.
For example, consider a 128-bit MegaCore function with an LVDS data rate of
800 Mbps, using a single port, a calendar length of 1, and a calendar multiple of 1. For
this example, rdint_clk = rsclk = 100 MHz.
For a minimum packet size of 48 bytes, the required frequency for rxsys_clk from
restriction (a) is:
C1 = (48 +2) /16 = 3.125
Required rxsys_clk frequency ? [Ceiling (3.1251) / 3.125] × 100 = (4/3.125) × 100
= 128 MHz
May 2013
Altera Corporation
POS-PHY Level 4 MegaCore Function User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| MAX6337US20D3+T | IC MPU/RESET CIRC 2.00V SOT143-4 |
| M3CWK-3436R | IDC CABLE - MKC34K/MC34M/MPL34K |
| M3AWK-3436R | IDC CABLE - MSC34K/MC34M/MPL34K |
| M3CKK-3436R | IDC CABLE - MKC34K/MC34M/MPK34K |
| M3AKK-3436R | IDC CABLE - MSC34K/MC34M/MPK34K |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RAPIDIOII | 功能描述:开发软件 RapidIO 1x/2x/4x MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RIOPHY | 功能描述:开发软件 RapidIO MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDRAMII | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。