- 您现在的位置：买卖IC网 > PDF目录16067 > IPR-POSPHY4 (Altera)IP POS-PHY L4 RENEW PDF资料下载
参数资料
| 型号： | IPR-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 96/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页当前第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
5–24
Chapter 5: Functional Description—Transmitter
Avalon-MM Interface Register Map
Table 5–9. Scheduler Control and Status
Signal
Direction
Clock Domain
Description
Maximum number of bytes that can be transmitted when the
downstream FIFO buffer is starving. This number does not
ctl_td_mb1[10:0]
ctl_td_mb2[10:0]
Input
Input
tdint_clk
imply that a control word is inserted. Units are in bytes.
Supports 0 to 2,032 bytes in 16-byte increments. This port is
absent if you turn on Shared Buffer with Embedded
Addressing .
Maximum number of bytes that can be transmitted when the
downstream FIFO buffer is hungry. This number does not
imply that a control word is inserted. Units are in bytes.
Supports 0 to 2,032 bytes in 16-byte increments. This port is
absent if you turn on Shared Buffer with Embedded
Addressing .
This input determines the port switching behavior of the
scheduler.
The scheduler always makes a port switch decision when
■
ctl_td_burstlen data is sent, or when an EOP is sent.
Next credits are held in a table for all ports, and are
■
incremented by status updates.
Current credits are stored in a separate register for a single
■
port while it is serviced, and become stale because status
updates do not increment the value.
A port is only eligible for scheduling if there are greater
■
than or equal to ctl_td_burstlen next credits available,
and greater than or equal to ctl_td_burstlen data
available in the corresponding Atlantic FIFO buffer.
ctl_td_
switchmode[1:0]
Input -
Static reset
■
When ‘00’ (switch on EOP is turned off) the scheduler
switches when less than ctl_td_burstlen current
credits are available, or less than ctl_td_burstlen data
is available in the Atlantic buffer.
■
■
■
When ‘01’ (switch on EOP is turned on), the scheduler
switches when less than ctl_td_burstlen current
credits are available, or less than ctl_td_burstlen data
is available in the Atlantic buffer, or an EOP is sent.
When ‘10’ or ‘11’, the scheduler switches when
ctl_td_burstlen data is sent, or an EOP is sent.
In the IP Toolbench top-level file, the upper bit is always
tied to zero, and the lower bit is tied depending on the value
of the switch on end of packet feature. This port is absent if
you turn on Shared Buffer with Embedded Addressing .
Only change at reset.
Avalon-MM Interface Register Map
Table 5–10 lists the Avalon-MM interface registers.
POS-PHY Level 4 MegaCore Function User Guide
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| MAX6337US20D3+T | IC MPU/RESET CIRC 2.00V SOT143-4 |
| M3CWK-3436R | IDC CABLE - MKC34K/MC34M/MPL34K |
| M3AWK-3436R | IDC CABLE - MSC34K/MC34M/MPL34K |
| M3CKK-3436R | IDC CABLE - MKC34K/MC34M/MPK34K |
| M3AKK-3436R | IDC CABLE - MSC34K/MC34M/MPK34K |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RAPIDIOII | 功能描述:开发软件 RapidIO 1x/2x/4x MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RIOPHY | 功能描述:开发软件 RapidIO MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDRAMII | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。