- 您现在的位置：买卖IC网 > PDF目录16067 > IPR-POSPHY4 (Altera)IP POS-PHY L4 RENEW PDF资料下载
参数资料
| 型号： | IPR-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 50/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页当前第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
4–10
Chapter 4: Functional Description—Receiver
Clock Structure
Table 4–1. Status Channel Field Descriptions (Part 2 of 2)
MSB
0
LSB
0
Description
STARVING—FIFO buffer is almost empty. MaxBurst1 credits should be granted in
the far end scheduler. (1)
Note to Table 4–1 :
(1) Worst case, up to MaxBurst1 16-byte units—plus the amount of data in transit due to data and status latency—
may still be received, regardless of the current status transmitted.
Clock Structure
With the Atlantic FIFO buffer clock mode parameter in IP Toolbench, you can
parameterize the receiver in one of the following two clocking structures:
■
■
Single clock mode
Multiple clock mode
The MegaCore function uses a common clocking structure for all data path width
variations.
1
All clocks are asynchronous and paths between the domains can be cut.
The receiver has two primary clock domains. The first clock domain is associated with
the SERDES and logic directly connected to the SPI-4.2 interface; the second clock
domain is associated with the Atlantic interface and the bulk of the receiver logic. The
clock for the first domain is derived from the rdclk of the SPI-4.2 interface. This clock,
rdint_clk , is available as an output from the MegaCore function, and is the output of
the PLL for the ALTLVDS block. For Stratix GX devices, an extra PLL generates the
rdint_clk clock.
Single Clock Mode
In the single clock mode, the Atlantic FIFO buffers are instantiated as single clock
domain buffers, thereby consuming fewer logic resources.
Multiple Clock Mode
If you select the multiple clock domain mode, the rxsys_clk clock clocks the protocol
logic of the MegaCore function, and the write side of the Atlantic FIFO buffers.
In multiple clock domain mode, an input clock is instantiated for each Atlantic FIFO
buffer in the MegaCore function, which is used for the read side of the buffers. The
naming convention for these input clocks is aN_arxclk . These clocks are inputs to the
MegaCore function and can either be tied together or controlled individually. No
specific frequency requirement is specified for the aN_arxclk clocks, but they should
be fast enough to ensure that the FIFO buffers do not fill, otherwise backpressure is
asserted via the SPI-4.2 status channel.
POS-PHY Level 4 MegaCore Function User Guide
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| MAX6337US20D3+T | IC MPU/RESET CIRC 2.00V SOT143-4 |
| M3CWK-3436R | IDC CABLE - MKC34K/MC34M/MPL34K |
| M3AWK-3436R | IDC CABLE - MSC34K/MC34M/MPL34K |
| M3CKK-3436R | IDC CABLE - MKC34K/MC34M/MPK34K |
| M3AKK-3436R | IDC CABLE - MSC34K/MC34M/MPK34K |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RAPIDIOII | 功能描述:开发软件 RapidIO 1x/2x/4x MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RIOPHY | 功能描述:开发软件 RapidIO MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDII/UNI | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-RLDRAMII | 功能描述:开发软件 RLDRAM II Controller MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。